Entwurfsregeln für Supraleitende Analog-Digital-Wandler

Dissertation zur Erlangung des akademischen Grades Doktoringenieur (Dr.-Ing.)

vorgelegt der Fakultät für Elektrotechnik und Informationstechnik der Technischen Universität Ilmenau

von

Dipl.-Ing. Taghrid Haddad

geboren am 26.02.1977 in Latakia

vorgelegt am: 05.12.2014 Gutachter: 1. Univ.-Prof. Dr.-Ing. habil. Hannes Töpfer (TU Ilmenau) 2. Prof. Dr.-Ing. habil. Ute Diemar (FH Furtwangen) 3. Prof. Dr.-Ing. habil. Thomas Ortlepp (CiS Erfurt)

Verteidigung am: 29.05.2015 URN:urn:nbn:de:gbv:ilm1-2015000190

Inhaltsverzeichnis

Kurzfassung I							
\mathbf{D}_{i}	anks	agung		VII			
1	Einleitung						
2	Grundlagen						
	2.1 Grundlagen der supraleitenden Elektronik						
		2.1.1	Josephson-Effekt	6			
		2.1.2	RCSJ-Modell des Josephson-Kontaktes	7			
		2.1.3	Charakteristische Parameter eines realen Josephson-Kontaktes	8			
		2.1.4	Flussquantisierung in supraleitender Schleife	10			
		2.1.5	Grundstrukturen supraleitender Elektronik	10			
		2.1.6	Eingangsinterface-Wandler	12			
	2.2	Grund	llagen der AD-Wandler	14			
		2.2.1	Parallelverfahren	15			
		2.2.2	Wägeverfahren	17			
		2.2.3	Zählverfahren (Serielle AD-Wandler)	19			
		2.2.4	Kenngrößen der AD-Wandler	21			
		2.2.5	Stand der Technik	27			
3	Komparatoren in der supraleitenden Elektronik 3						
	3.1	Grund	llagen von Komparatoren	31			
3.2 Josephson-Komparator		Joseph	nson-Komparator	32			
		3.2.1	Die Schaltung des Josephson-Komparators	32			
		3.2.2	Die Grauzone als Kenngröße des Josephson-Komparators $\ . \ . \ .$	35			
		3.2.3	Einflussgrößen auf das Verhalten des Josephson-Komparators	37			
		3.2.4	Praktische Relevanz	45			

		3.2.5 Experimentelle Analyse der Abhängigkeit zwischen dem Biasstrom						
		und der Empfindlichkeit eines Josephson-Komparators	50					
		3.2.6 Entwurfsregeln für Komparatoren	57					
	3.3	Quasi-One-Junction-SQUID-Komparator	58					
		3.3.1 Elektrisches Ersatzschaltbild des QOJS-Komparators $\ \ldots \ \ldots \ \ldots$	58					
		3.3.2 Kenngrößen des QOJS-Komparators	60					
		3.3.3 Einflussgrößen auf das Verhalten des QOJS-Komparators \hdots	63					
	3.4	Experimentelle Ergebnisse	68					
4	Supraleitender Analog-Digital-Wandler nach dem Prinzip des Zählver-							
	fahr	ahrens						
	4.1	Konstruktion eines supraleitenden $\Sigma - \Delta$ -AD-Wandlers	71					
	4.2	Einfluss der Taktfrequenz	74					
	4.3	Einfluss der Grauzone	76					
	4.4	Einfluss des Integrators	77					
		4.4.1 Einfluss des Widerstandes	77					
		4.4.2 Einfluss der Induktivität des Integrators beim konstanten Widerstand	77					
	4.5	Entwurfsregeln für $\Sigma - \Delta$ -AD-Wandler	79					
5	Sup	raleitender Flash-Analog-Digital-Wandler	83					
	5.1	QOJS-Komparator mit Ausgangserweiterung	83					
	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Kon							
		5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator	r) 83					
		 5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators 	r) 83 85					
	5.2	 5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- 	r) 83 85					
	5.2	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator	r) 83 85 88					
	5.2 5.3	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator	r) 83 85 88 -					
	5.2 5.3	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en	r) 83 85 88 - 88					
	5.25.35.4	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler	r) 83 85 88 - 88 90					
	5.25.35.45.5	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler Entwurfsregeln für einen supraleitenden Flash-AD-Wandler	r) 83 85 88 - 88 90 92					
6	 5.2 5.3 5.4 5.5 Zus 	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler Entwurfsregeln für einen supraleitenden Flash-AD-Wandler ammenfassung	r) 83 85 88 - 88 90 92 92 97					
6 Lii	5.2 5.3 5.4 5.5 Zus terat	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler Entwurfsregeln für einen supraleitenden Flash-AD-Wandler ammenfassung Surverzeichnis	r) 83 85 88 - 88 90 92 92 97 99					
6 Li Tł	5.2 5.3 5.4 5.5 Zus terat	5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator 5.1.2 Die robustere Version des 1bit-QOJS-Komparators Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson- Komparator Komparator Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparator en Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler Entwurfsregeln für einen supraleitenden Flash-AD-Wandler ammenfassung surverzeichnis 1	r) 83 85 88 - 88 90 92 92 97 99 12					

Kurzfassung

Die vorliegende Dissertationsschrift liefert einen Beitrag zu Dimensionierungsaspekten des Schaltungsentwurfs in der supraleitender Elektronik. Dazu werden supraleitende Komparatoren, d. h. Josephson-Komparator und QOJS-Komparator bezüglich der Geschwindigkeit und der Empfindlichkeit untersucht. Der Einfluss des thermischen Rauschens auf den Entscheidungsprozess der Komparatoren repräsentiert die so genannte Grauzone. Sie wird in der Arbeit als wichtige Kennzahl ausführlich analysiert. Daraus werden verschiedene Parameterabhängigkeiten dargestellt. Eine Modellierung eines Josephson-Komparator wurde experimentell bestätigt.

Darauf aufbauend werden Konzepte von supraleitenden Analog-Digital-Wandlern in der Arbeit untersucht und daraus Entwurfsregeln abgeleitet. Durch die Reduzierung der Schaltenegie wird das Signal-Rausch-Verhältnis (SNR) der Schaltungen und damit die Zuverlässigkeit von Entscheidungsprozessen und Schaltvorgängen beeinflusst. Für Spezialanwendungen mit sehr hohen Anforderungen bezüglich der Geschwindigkeit oder Genauigkeit bieten supraleitende AD-Wandler ausgezeichnete Leistungsmerkmale an. Die Arbeit liefert konkrete Zusammenhänge zwischen den unterschiedlichen Entwurfsparametern und zeigt mögliche Kompromisse auf. Die Methoden sind transparent dargestellt und lassen sich leicht auf andere Schaltungstopologien übertragen. Im Ergebnis wird ein Werkzeug zur objektiven Dimensionierung von supraleitenden AD-Wandlern bereitgestellt.

Abstract

This Thesis is a contribution for dimensioning aspects of circuits designs in superconductor electronics. Mainly superconductor comparators inclusive Josephson comparators as well as QOJS-Comparators are investigated. Both types were investigated in terms of speed and sensitivity. The influence of the thermal noise on the decision process of the comparators represent in so called gray zone, which is analysed in this thesis. Thereby, different relations between design parameters were derived. A circuit model of the Josephson comparator was verified by experiments.

Concepts of superconductor analog-to-digital converters, which are based on above called comparators, were investigated in detail. From the comparator design rules, new rules for AD-converters were derived. Because of the reduced switching energy, the signal to noise ratio (SNR) of the circuits is affected and therefore the reliability of the decision-process is affected. For special applications with very demanding requirements in terms of the speed and accuracy superconductor analog-to-digital converters offer an excellent performance. This thesis provides relations between different design parameters and shows resulting trade-offs, This method is transparent and easy to transfer to other circuit topologies. As a main result, a highly predictive tool for dimensioning of superconducing ADC's is proved.

Danksagung

Die vorliegende Arbeit entstand während meiner Tätigkeit als Promotionsstudentin am Fachgebiet Theoretische Elektrotechnik und als wissenschaftliche Mitarbeiterin am Fachgebiet Grundlagen der Elektrotechnik der Technischen Universität Ilmenau.

Hiermit möchte ich mich bei allen bedanken, die zur Entstehung dieser Arbeit beigetragen haben.

Besonderer Dank gilt Univ.-Prof. Dr.-Ing. habil. Hannes Töpfer sowohl für seine Betreuung meiner Arbeit und fachliche Unterstützung während der gesamten Zeit als auch für die Begutachtung dieser Arbeit.

Ganz besonders herzlich möchte ich mich bei Priv.-Doz. Dr.-Ing. habil. Thomas Ortlepp bedanken. Mit vielen Ideen, Lösungsansätze und fruchtbaren Diskussionen hat er zum Gelingen dieser Arbeit beigetragen. Bei ihm möchte ich mich auch herzlich für die Begutachtung meiner Arbeit bedanken.

Ebenfalls bedanken möchte ich mich bei Prof. Dr.-Ing. habil. Ute Diemar für die Anfertigung ihres Gutachtens.

Herzlicher Dank gilt auch meinem ehemaligen Kollegen Dr.-Ing. Olaf Wetzstein sowohl für seine Ideen und fachliche Unterstützung als auch für seine hilfreichen Hinweise bei der Ausarbeitung dieser Arbeit. Für seine moralische Unterstützung danke ich ihm auch sehr.

Ebenfalls möchte ich bei meiner ehemaligen Kollegin Dipl.-Math. Sonja Engert herzlich bedanken für ihre hifreichen Kommentare und Hinweise bei der Ausarbeitung des Manuskripts sowie für ihre moralische Unterstützung.

Meiner ehemaligen Kollegin Dr.-Ing. Imke Haverkamp gilt auch mein herzlicher Dank für ihre moralische Unterstützung.

Ich möchte mich auch ganz herzlich bei meinem ehemaligen Kollegen Dr.-Ing. Björn Ebert für die Zusammenarbeit und angenehme gemeinsame Zeit bedanken.

Besonderer Dank gilt auch meinen Kollegen aus der "Kaffeerunde" Dr.-Ing. Stefan Humbla, Dipl.-Ing. Jens Jebramcik, Dipl.-Ing. Gabor Vogt. Sie haben mich mit hilfreichen

Diskussionen fachlich und moralisch unterstützt. Insbesondere danke ich Dipl.-Ing. Jens Jebramcik für seine Hilfe beim Schwimmenlernen, was mir sehr gut geholfen hat, den Arbeitsalltag auch mal zu vergessen.

Ganz herzlich möchte ich mich bei Dipl.-Ing. Carola Ebert und Dr.-Ing. Valentin Nakov für ihre hilfreichen Kommentare und Hinweise beim Durchlesen des Textes bedanken.

Bei Dipl.-Ing. Oliver Brandel möchte ich mich herzlich für seine Hinweise zum Text bedanken.

Bei meinem Kumpel Wared Mualla bedanke ich mich herzlich für die hilfreiche Diskussion in MATLAB.

Auch möchte ich mich bei allen meinen Kollegen im Fachgebiet Grundlagen der Elektrotechnik ganz herzlich für ihre Unterstützung bedanken.

Bei meinen Kollegen Dipl.-Ing. Christian Drebenstedt bedanke ich mich ganz herzlich für seine Unterstützung.

Zuletzt möchte ich mich ganz herzlich und ganz besonders bei meinen Eltern und meinen Geschwistern für ihre ständige Unterstützung bedanken. An dieser Stelle bin ich meiner jüngsten Schwester Boushra zu tiefstem Dank verpflichtet, denn sie hat mir immer beigestanden und mit ihrer ständigen und herzlichen Unterstützung hat sie mich aufgemuntert alle Anstrengungen zu meistern.

Kapitel 1

Einleitung

Die Informations- und Kommunikationstechnik spielt eine große Rolle in unserem heutigen Leben. Die Nutzung aller Informationsmedien wie z. B. Radio, Telefon, Fernseher, Internet, Mobiltelefon, Smartphone, Cloud, etc. wächst immer schneller an. Der maximale Datenverkehr im größten kommerziellen Internetknoten ist in den letzten 5 Jahren auf 3 Tbit/s angestiegen [1]. Neben diesem riesigen Übertragungsbedarf wächst auch die Anforderung an die Informationsverarbeitung ständig. Da heute alle Daten in digitaler Form übertragen und verarbeitet werden, benötigt man für nahezu alle Signale zunächst eine Umwandlung der analogen Signale in digitale Daten.

In unserer heutigen Zeit ist das Thema "Energieverbrauch" ein wichtiges Kriterium für den Entwurf der elektronischen Schaltungen, besonders im Bereich der Mobilkommunikation. Weltweit beschäftigen sich Wissenschaftler mit der Entwicklung von energieeffizienten Hochleistungscomputern [2, 3]. In D.S. Holmes et. al. [2] wurden Konzepte für Computersysteme untersucht, die eine Leistungsfähigkeit von 1 bis 1000 PFLOP/s¹ haben. In N. Takeuchi et al. [3] wurde eine Verlustleistung von etwa 0,1 aJ/bit für ein Quantum-Flux-Parametron berechnet und daraus ergibt sich ein kleines Produkt Energie und Verzögerung von 20 aJ·ps.

Für solche Supercomputer bietet die supraleitende Elektronik eine vielversprechende Alternative zur Halbleiterelektronik [4]. Eine Mobilfunk-Basisstation besteht heute aus mehr als 100 leistungsfähigen Einzelcomputern mit einer Leistungsaufnahme von mehr als 7 kW [5]. Da alle Datennetzwerke in den kommenden Jahren weiter anwachsen, ist die Energieeffizienz an diesen Knotenpunkten besonders wichtig [2].

Die supraleitende Elektronik kombiniert eine niedrige Schaltenergie mit einer hohen

¹engl. Peta FLoating-point Operations per Second

Schaltgeschwindigkeit und besitzt damit ein hohes Potential für energieeffiziente Elektroniklösungen der Zukunft. Bis 2009 war die supraleitende Einzelflussquantenelektronik (RSFQ²-Elektronik) die einzige supraleitende Schaltungsfamilie. Heute gibt es aber weitere Schaltungsfamilien [2]. Durch die Reduzierung der Schaltenergie wird aber auch das Signal-Rausch-Verhältnis der Schaltungen beeinflusst und damit die Zuverlässigkeit von Entscheidungsprozessen und Schaltvorgängen verringert. Supraleitende Elektronik arbeitet naturgemäß bei einer geringen Betriebstemperatur von lediglich T = 4, 2 K. In dieser Arbeit wird der Einfluss des thermischen Rauschens auf analoge Entscheidungselemente untersucht. Dabei ist speziell der Entscheidungsprozess eines Komparators von großem Interesse, da diese Komponente ein grundlegendes Bauelement in allen analogen und digitalen Schaltungen bildet. Die Grauzone beschreibt die Schaltunsicherheit und ist ein Maß für die Empfindlichkeit eines supraleitenden Komparators. Diese Unsicherheit in Kombination mit der Schaltzeit ist der wichtigste Parameter für die Bewertung der Leistungsfähigkeit von Komparatoren. In der vorliegenden Dissertationsschrift werden unterschiedliche Abhängigkeiten und Wechselwirkungen zwischen der Grauzone und unterschiedlichen Parametern, wie z. B. Schaltzeit, Versorgungsströme, Bauteilparameter, Technologieparameter etc. untersucht. Davon werden Entwurfsregeln für supraleitende Komparatoren und darauf basierende supraleitende Analog-Digital-Wandler (AD-Wandler) abgeleitet. Die Arbeit gliedert sich in die folgenden Kapitel:

- In Kapitel 2 werden die Grundlagen der supraleitenden Elektronik und der AD-Wandler dargestellt. Dabei wird die Ausführung im Wesentlichen auf supraleitende AD-Wandler eingeschränkt. Am Ende des Kapitels gibt es einen Überblick über verschiedene Realisierungen von AD-Wandlern in unterschiedlichen Technologien. In diesem Kapitel wird eine Studie zur Klassifizierung der AD-Wandler in Abhängigkeit von ihren Eigenschaften durchgeführt.
- Kapitel 3 liefert eine umfangreiche Analyse supraleitender Komparatoren. Es wird die Abhängigkeit zwischen der Empfindlichkeit eines Josephson-Komparators unter dem Einfluss verschiedener Parameter mit Hilfe von Simulationen untersucht. Das Josephson-Komparator-Modell wird entwickelt und analysiert. Dieses Modell wird experimentell bestätigt, wodurch die mit dem Modell getroffenen Vorhersagen bekräftigt werden. Weiterhin wird eine Untersuchung der Abhängigkeit zwischen der Grauzone und anderen Systemparametern für einen Quasi-One-Junction-SQUID³ (QOJS)-Komparator [6] durchgeführt.

²engl. Rapid Single Flux Quantum

³engl. Superconducting Quantum Interference Device

- In Kapitel 4 wird eine Schaltung eines supraleitenden Σ Δ-AD-Wandlers basierend auf dem Josephson-Komparator untersucht. Insbesondere werden die Einflüsse der Eigenschaften des Komparators auf das Gesamtsystem untersucht. Dabei wird ein besonderes Augenmerk auf den Zusammenhang zwischen Geschwindigkeit (repräsentiert durch die Taktfrequenz) und Genauigkeit (repräsentiert durch die Grauzone) gelegt. Am Ende des Kapitels werden Entwurfsregeln für den Σ – Δ-AD-Wandlers abgeleitet.
- Kapitel 5 befasst sich mit einem supraleitenden Flash-AD-Wandler, der auf QOJS-Komparatoren basiert. Ebenso wie im Kapitel 4 wird die Schaltung des Wandlers untersucht. Anhand der Ergebnisse werden Entwurfsregeln für den supraleitenen Flash-AD-Wandler abgeleitet.
- Zum Abschluss dieser Arbeit fasst **Kapitel 6** die Ergebnisse der Analyse der Entscheidungselemente und die abgeleiteten Entwurfsregeln für supraleitende $\Sigma - \Delta$ und Flash-AD-Wandler zusammen.

Kapitel 2

Grundlagen

Das Ziel der vorliegenden Arbeit besteht darin, Entwurfsregeln für supraleitende AD-Wandler abzuleiten. Deshalb wird in diesem Kapitel auf die Grundlagen supraleitender Elektronik und von AD-Wandlern eingegangen.

2.1 Grundlagen der supraleitenden Elektronik

Supraleiter sind Materialien, deren elektrischer Widerstand beim Unterschreiten einer kritischen Temperatur T_c (auch Sprungtemperatur genannt) auf exakt Null fällt. Die Supraleitung wurde 1911 von K. Onnes nach seiner Helium-Verflüssigung bei Messungen am Metall Quecksilber entdeckt [7].

Die Eigenschaft der Supraleitung kann unterhalb der kritischen Temperatur T_c auftreten. Im Supraleiter schließen sich unterhalb T_c 2 Elektronen zu einem sogenannten Cooper-Paar zusammen. Die Cooper-Paare sind Teilchen (auch Bosonen genannt), die dem Pauli-Prinzip nicht mehr unterliegen [8]. Mit anderen Worten: alle Cooper-Paare im Supraleiter sind im gleichen quantenmechanischen Zustand. In der Quantenmechanik wird der Zustand eines Teilchens durch den Betrag Ψ und die Phase ϕ einer Wellenfunktion beschrieben. Das heißt, jeder Supraleiter wird durch eine Wellenfunktion entsprechend der Gleichung (2.1) dargestellt. Mit dieser Wellenfunktion können Betrag und Phasenlage zu jedem Zeitpunkt t und an jedem Ort \vec{r} angegeben werden:

$$\Psi(\vec{r},t) = \overline{\Psi} \cdot e^{j(\vec{k}\vec{r}-\omega t)} = \overline{\Psi} \cdot e^{j(\vec{k}\vec{r}-\phi)}, \qquad (2.1)$$

wobei ω die Kreisfrequenz, \vec{k} der Wellenzahlvektor und $\overline{\Psi}$ der Betrag der Wellenfunktion ist.

2.1.1 Josephson-Effekt

Jeder Supraleiter wird durch eine Wellenfunktion charakterisiert [9]. Werden zwei Supraleiter durch eine wenige Nanometer dünne, nicht-supraleitende Barriere (Isolator oder Normalleiter) getrennt, entsteht eine Phasendifferenz φ zwischen den beiden Wellenfunktionen. Dieser Effekt wurde 1962 von Brian Josephson vorhergesagt und durch die Josephson-Gleichungen beschrieben. Die Abbildung 2.1 zeigt schematisch diese Anordnung, die als Josephson-Kontakt (JK) bezeichnet wird. Hier wird die Barriere als Isolator dargestellt, weil die in der Arbeit verwendeten Josephson-Kontakte dieser Anordnung entsprechen. φ ist eine neue Zustandsvariable, die das Verhalten des Josephson-Kontaktes



Abbildung 2.1: Der schematische Aufbau eines Josephson-Kontaktes.

beschreibt. Der Tunnelstrom I_J , der durch die dünne Barriere fließt, wird durch die erste Josephson-Gleichung beschrieben:

$$I_J = I_c \cdot \sin(\varphi), \tag{2.2}$$

wobei I_c der kritische Strom des Kontaktes ist, der eine wesentliche Kenngröße des Josephson-Kontaktes darstellt. Dieser kritische Strom repräsentiert den maximalen Tunnelstrom, der supraleitend durch den JK fließen kann. Die Stärke des Stromes wird durch die Geometrie bestimmt, wobei er von der Dicke und der Querschnittsfläche der isolierenden Barriere abhängt. Eine Änderung des Stromes im JK führt zu einer Phasenänderung und damit zu einer Spannung über dem Kontakt, die durch die zweite Josephson-Gleichung angegeben wird:

$$\frac{\mathrm{d}\varphi(t)}{\mathrm{d}t} = \frac{2\pi}{\Phi_0} \cdot u(t) \tag{2.3}$$

 $\Phi_0 = h/2e \approx 2,067 \cdot 10^{-15}$ Vs ist das magnetische Flussquant, wobe
ih das Plancksche Wirkungsquantum und e die Elementar
ladung ist. Der JK hat gemäß seiner Geometrie im

Allgemeinen eine parasitäre Kapazität C_J zwischen den beiden Supraleitern. Der Tunnelstrom I_J , der durch die Isolationsbarriere fließt, führt zu einem elektrischen Widerstand der Barriere R_J . Mit Hilfe von Gleichungen (2.2) und (2.3) wird der JK modelliert. Das Modell wird in der späteren Simulation von kryogenen Schaltungen verwendet.

2.1.2 RCSJ-Modell des Josephson-Kontaktes

Der JK wird durch drei Stromkomponenten beschrieben. Den Suprastrom I_J , den Strom durch die Kapazität C_J und den Strom durch den Widerstand der Barriere R_J . Die elektrischen Eigenschaften werden oft durch einen zusätzlichen Widerstand R_s als Dämpfungs-Widerstand beeinflusst [10], der parallel zu R_J geschaltet wird. Der Gesamtwiderstand wird $R_n = \frac{R_J \cdot R_s}{R_J + R_s}$ bezeichnet. Da der Widerstand der Barriere R_J viel größer als der Dämpfungswiderstand R_s ist, kann R_J in vielen Fällen vernachlässigt werden $(R_n \approx R_s)$. Das Ersatzschaltbild wird als RCSJ-Modell (engl. Resistively and Capacitively Shunted Junction) bezeichnet, welches das am häufigsten verwendete Modell in der Schaltungssimulation ist. Die Abbildung 2.2 zeigt das Dämpfungsprinzip, das RCSJ-Modell und das in dieser Arbeit verwendete Symbol für den JK. Der Gesamtstrom I_{ges} , der im Ersatzschalt-



Abbildung 2.2: (a) Dämpfungsprinzip (b) RCSJ-Modell (c) das Schaltzeichen für den JK mit zusätzlichem Widerstand R_s .

bild fließt, besteht aus drei Komponenten: dem Tunnelstrom I_J , dem Kondensatorstrom I_{C_J} und dem Strom I_{R_n} , welcher durch den Widerstand R_n fließt. Laut des ersten Kirchhoffscher Gesetzes ist I_{qes} :

$$I_{ges} = I_J + I_{C_J} + I_{R_n}.$$
 (2.4)

Der Tunnelstrom I_J wird durch die erste Josephson-Gleichung (2.2) definiert. Beim Spannungsabfall über dem Josephson-Kontakt ergibt sich ein Strom I_{C_J} :

$$I_{C_J} = C_J \cdot \frac{\mathrm{d}u(t)}{\mathrm{d}t}.$$
(2.5)

Der Strom durch den Gesamtwiderstand R_n ist durch

$$I_{R_n} = \frac{u(t)}{R_n} \tag{2.6}$$

gegeben. Beim Einsetzen der Gleichungen (2.2), (2.5), (2.6) in die Gleichung (2.4) erhält man:

$$I_{ges} = I_c \cdot \sin(\varphi) + C_J \cdot \frac{\mathrm{d}u(t)}{\mathrm{d}t} + \frac{u(t)}{R_n}.$$
(2.7)

Für den Gesamtstrom I_{ges} erhält man somit eine Differentialgleichung 1. Ordnung.

2.1.3 Charakteristische Parameter eines realen Josephson-Kontaktes

Der Josephson-Kontakt ist das aktive Schaltungselement in der supraleitenden Elektronik [11]. Die Herstellung erfolgt für den in dieser Arbeit verwendeten 1 kA/cm²-Prozess (IPHT¹-Technologie) durch einen mehrlagigen Dünnschichtprozess. Der Josephson-Kontakt wird zwischen zwei Metallisierungsschichten von Niobium (Nb) hergestellt und durch eine 2 nm dicke Aluminiumoxidschicht (Al₂O₃) definiert. Das Nioboxid und die Siliziumdioxidschichten dienen zwischen den Metallisierungsschichten als Isolator. Die Technologie lässt sich durch zwei Parameter, die kritische Stromdichte J_c und die Flächenkapazität C_F des JK, charakterisieren. Weiterhin gibt es Designparameter. Der erste Designparameter ist der kritische Strom I_c . Mit Hilfe dieses Parameters kann man die Kapazität C_J des JK bestimmen. Der kritische Strom und die Kapazität des JK werden mit folgenden Gleichungen dargestellt:

$$I_c = A \cdot J_c,$$

$$C_J = A \cdot C_F.$$
(2.8)

A ist die Querschnittsfläche des JK. Basierend auf dem McCumber-Parameter β_c (Gleichung (2.9)) als zweiten Designparameter, der die Hysterese des JK beschreibt, kann man

¹am Leibniz Institut für Photonische Technologien Jena [12]

den Dämpfungswiderstand wie folgt berechnen. Aus

$$\beta_c = \frac{2\pi I_c R_n^2 C_J}{\Phi_0} \tag{2.9}$$

folgt

$$R_n = \sqrt{\frac{\beta_c \Phi_0}{2\pi I_c C_J}}.$$
(2.10)

Für die IPHT-Technologie ist $\beta_c=1$ [13] und daraus folgt:

$$R_n = \sqrt{\frac{\Phi_0}{2\pi I_c C_J}}.$$
(2.11)

Beim Einsetzen von (2.8) in (2.11) erhält man:

$$R_n = \frac{J_c}{I_c} \sqrt{\frac{\Phi_0}{2\pi J_c C_F}}.$$
(2.12)

Für die Simulationen von anderen Technologien spielt die charakteristische Spannung $V_c = R_n \cdot I_c$ neben dem McCumber-Parameter eine große Rolle [14]. Für die IPHT-Technologie ergibt sich:

$$V_c = R_n \cdot I_c = \sqrt{\frac{\Phi_0 \cdot J_c}{2\pi C_F}} = 256\mu V$$
(2.13)

Es ist zu sehen, dass diese Spannung unabhängig von den Designparametern ist. Sie ergibt sich aus der Technologie. Die Tabelle 2.1 fasst die Technologie- und Designparameter und daraus resultierende Größen zusammen.

Technologie	Design	Resultierende Größen
J_c	I_c	A
C_F	β_c	C_J
		R_n
		V_c

Tabelle 2.1: Die Technologie- und Designparameter und daraus resultierende Größen.

2.1.4 Flussquantisierung in supraleitender Schleife

Der Effekt der Flussquantisierung wurde 1948 von F. London vorhergesagt [15] und 1961 experimentell bestätigt [16, 17]. Nimmt man eine supraleitende Schleife, entsprechend Abbildung 2.3(a) an, kann die Bedingung für die Flussquantisierung folgendermaßen formuliert werden:

$$\Phi = LI_K = \Phi_0 k. \tag{2.14}$$

k ist eine beliebige ganze Zahl. Diese Bedingung erläutert, dass der magnetische Fluss



Abbildung 2.3: (a) Schematische Darstellung einer supraleitenden Schleife. (b) Schematische Darstellung der Unterbrechung einer supraleitenden Leiterschleife mit einem Josephson-Kontakt.

 Φ durch eine Leiterschleife nur ein ganzzahliges Vielfaches von Φ_0 annehmen kann. Unterbricht man die Leiterschleife mit einem JK, wie in Abbildung 2.3(b) gezeigt, ergibt sich eine Begrenzung des Kreisstromes nach der ersten Josephson-Gleichung (2.2). Der JK wirkt als Tor, durch welches die Flussquanten in die supraleitende Schleife hinein und aus der supraleitenden Schleife heraus kommen. In der supraleitenden Elektronik werden die digitalen Informationen durch Anwesenheit oder Abwesenheit der Flussquanten in einer supraleitenden Schleife repräsentiert [18]. Es gibt aber auch passive Bauelemente, die durch Widerstände und Induktivitäten repräsentiert werden.

2.1.5 Grundstrukturen supraleitender Elektronik

2.1.5.1 Übertragung der Flussquanten

Die Übertragung der Flussquanten erfolgt durch eine bestimmte Elektronik-Zelle, die als Josephson-Übertragungsleitung (JTL²) bezeichnet wird (siehe Abbildung 2.4). Der Josephson-Kontakt schaltet, wenn sein kritischer Strom I_c überschritten wird. Im Fall der JTL bedeutet das, wenn der Strom durch J_1 größer als sein kritischer Strom ist,

²engl. Josephson Transmission Line

schaltet J₁. Dabei wird ein Flussquant erzeugt und ein Kreisstrom $I_K = \frac{\Phi_0}{L}$ in der mittleren Schleife induziert. I_K und I_{b2} überlagern sich. Mit I_K und dem zusätzlichen Biasstrom I_{b2} überschreitet der Strom durch J₂ seinen kritischen Strom und es wird auch J₂ schalten. Das Flussquant verlässt durch J₂ die Schleife und wird in die benachbarte Schleife weitergeleitet. Damit der Kreisstrom ausreichend ist, muss die Induktivität L die Bedingung $L < \frac{\Phi_0}{I_c}$ erfüllen [19].



Abbildung 2.4: Übertragung der Flussquanten in einer JTL.

2.1.5.2 Speicherung der Flussquanten

Zu den Grundstrukturen der supraleitenden Elektronik gehört auch die Speicherung der Flussquanten. Wenn der Kreisstrom den kritischen Strom von J₂ nicht überschreitet, kann J₂ nicht schalten und das Flussquant bleibt in der Schleife gespeichert, weil die Induktivität in der mittleren Schleife groß ist, wie in Abbildung 2.5 gezeigt wird. Vergrößert man die Induktivität, kann mehr als ein Flussquant in der Schleife gespeichert werden. Um eine zweistufige Logik für digitale Schaltungen zu bekommen, muss L so gewählt werden, dass genau nur ein Flussquant in der Schleife gespeichert werden kann. Das geschieht unter der Bedingung $\frac{\Phi_0}{I_c} < L < \frac{2\Phi_0}{I_c}$. Um die Informationen repräsentiert in Spannungsimpulsen (Flussquanten) am Ausgang auszulesen, muss der kritische Strom von J₂ überschritten werden. Es wird ein zusätzlicher Strom I_{ext} eingespeist, der in Summe mit dem Kreisstrom I_K den kritischen Strom von J₂ überschreitet und diesen somit zum Schalten zwingt. Dadurch verlässt das Flussquant die Schleife (siehe Abbildung 2.5).

2.1.5.3 Grundstruktur für die Entscheidung

Der Josephson-Komparator ist das Entscheidungselement und eine grundlegende Schaltung in der supraleitenden Elektronik [11]. Die Entscheidung ist abhängig vom Eingangs-



Abbildung 2.5: Speicherung der Flussquanten.

strom, der einen Schwellwert besitzt. Die Abbildung 2.6 stellt eine einfache Komparator-Schaltung dar. Sie wird von Taktimpulsen am Eingang getrieben, um Impulse am Ausgang auszugeben. Die Schaltung besteht aus zwei Kontakten J₁ und J₂. Einer der beiden Kontakte muss schalten, wenn ein Taktimpuls auftritt. Der Eingangsstrom I_{in} ist ein Steuerstrom und bestimmt, welcher Kontakt schaltet. Wenn I_{in} größer als der Schwellwert ist, schaltet J₂ andernfalls schaltet J₁.



Abbildung 2.6: Die Grundschaltung eines Josephson-Komparators.

2.1.6 Eingangsinterface-Wandler

Zum Aufbau von Schaltungen in der supraleitenden Elektronik wird ein Zell-basierter Entwurf verwendet. Einige Grundzellen werden in diesem Kapitel kurz beschrieben. Weitere Zellen sind in [20] zu finden. Die erste Grundzelle, die Josephson-Übertragungsleitung, dient zur Weiterleitung der Flussquanten. Sie wurde im Abschnitt 2.1.5.1 beschrieben. Die zweite Grunzelle ist der Eingangsinterface-Wandler (DC/SFQ-Wandler), der zur Wandlung eines halbleitenden digitalen Zustandslogik-Spannungssignals in ein Einzelflussquanten (SFQ)³-Signal, wie in Abbildung 2.7 dargestellt, eingesetzt wird. Die Ab-

³engl. Single Flux Quantum



Abbildung 2.7: Schematische Darstellung der Funktionsweise des DC/SFQ-Wandlers.

bildung 2.8(a) stellt die Schaltung des DC/SFQ-Wandlers dar. Sie besteht aus einer supraleitenden Schleife mit einer speichernden Induktivität L, zwei Josephson-Kontakten J₁ und J₂, einem Eingangsstrom I_{in} als Rechtecksignal, einer Biasstromquelle I_b und einem Ausgang. Der DC/SFQ-Wandler repräsentiert die Interfaceschaltung in der RSFQ-



Abbildung 2.8: (a) Die Schaltung eines DC/SFQ-Wandlers, (b) Simulierte Schaltvorgänge von J_1 , J_2 eines DC/SFQ-Wandlers in Abhängigkeit vom Eingangsstrom, Spannungsimpulse von J_2 bei der steigenden Flanke des I_{in} und von J_1 bei der fallenden Flanke des I_{in} .

Elektronik, die mit der steigenden Flanke des Eingangsstromes einen Spannungsimpuls am Ausgang erzeugt. Mit der steigenden Flanke des Eingangsstromes fließt der Hauptteil des Stromes über J_1 und J_2 auf Masse ab. Der kleine Anteil über L kann vernachlässigt werden. Der Biasstrom fließt zum größten Teil über J_2 und zu einem geringen Teil über J_1 und L über die Masse ab. Durch die Summe der Ströme wird der kritische Strom von J_2 überschritten. Dadurch schaltet J_2 , es wird ein Spannungsimpuls am Ausgang erzeugt und damit ein Flussquant aus der Schleife entfernt. Es ergibt sich eine Umverteilung der Ströme in der Schleife und damit wird ein Kreisstrom entgegen dem Uhrzeigersinn induziert. Dieser Kreisstrom und der Teil des Eingangsstromes, der über J₁ fließt, heben sich gegenseitig auf. Die Schaltung bleibt im stabilen Zustand, wenn keine Änderung des Eingangsstromes vorgenommen wird. Wenn der Eingangsstrom $I_{\rm in}$ verringert wird, bringen der Kreisstrom und der Biasstrom, die über J₁ fließen, J₁ zum Schalten. Dabei wird wieder ein Flussquant in der Schleife erzeugt und ein Kreisstrom induziert, der sich mit dem zuvor erzeugten Kreisstrom aufhebt. Das entspricht dem Verhalten der Schaltung bei fallender Flanke des Eingangsstromes. Die Abbildung 2.8(b) zeigt typische Simulationsergebnisse eines DC/SFQ-Wandlers, wobei J₂ mit steigender Flanke des Eingangsstromes und J₁ mit fallender Flanke schalten.

2.2 Grundlagen der AD-Wandler

Der Analog-Digital-Wandler (AD-Wandler) ist eine fundamentale Komponente in einem digitalen Signalverarbeitungssystem, wie es in Abbildung 2.9 dargestellt wird. Das System besteht aus den Komponenten: Abtast-Halte-Glied (S&H⁴), Analog-Digital-Wandler (AD-Wandler) [21], [22] und digitaler Signalprozessor (DSP). Das Abtast-Halte-Glied tastet das Analogsignal in bestimmten Zeitintervallen ab und hält es während eines Zeit-intervalls konstant. Aus einem zeitkontinuierlichen Signal wird ein zeitdiskretes Signal. Zur Realisierung der digitalen Werte wird vom AD-Wandler ein Signal benötigt, welches eine gewisse Zeit konstant ist. Die digitalen Werte werden dann vom digitalen Signalprozessor verarbeitet. AD-Wandler sind Funktionselemente, die einer analogen Eingangsgröße eine



Abbildung 2.9: Digtales Signalverarbeitungssystem.

digitale Ausgangsgröße zuordnen. Typische Verarbeitungsschritte für den analog-digitalen Wandlungsprozess sind die Abtastung und die Quantisierung. Das Analogsignal muss das Nyquist-Kriterium erfüllen, damit das Digitalsignal das analoge repräsentiert [23]. Das Nyquist-Kriterium besagt, dass das Analogsignal mit einer Frequenz f_a mit Abtastrate $f_s > 2f_a$ abgetastet werden muss, um den Verlust der Informationen zu vermeiden. Ist $f_s < 2f_a$, entstehen nicht-lineare Verzerrungen, die auch als Aliasing bezeichnet werden,

⁴engl. Sample and Hold

wobei die Frequenzkomponenten innerhalb der Nyquist-Bandbreite $(0 \rightarrow f_s/2)$ verzerrt werden [24]. Dies kann man in Abbildung 2.10 sehen. Zur Vermeidung des Aliasing-



Abbildung 2.10: (a) Nyquist-Kriterium, (b) Aliasing-Effekt. Frequenzkomponenten werden immer bei Frequenzen $Kf_s \pm f_a$ gespiegelt, wobei $K = 1, 2, 3, \cdots$. Deshalb kommt beim Aliasing-Effekt eine Verzerrung, wenn $f_s - f_a$ in der Nyquist-Bandbreite liegt.

Effektes muss sich die Frequenz des Analog
signals innerhalb der Nyquist-Bandbreite befinden. Ist $f_s \gg 2f_a$, spricht man von Überabtastung.

Im Folgenden werden einige Wandlungsprinzipien dargestellt.

2.2.1 Parallelverfahren

Im Parallelverfahren findet die Quantisierung in einem Verarbeitungszyklus statt, d. h. alle Bits werden gleichzeitig ausgegeben. Parallelverfahren basieren auf Vergleichsnormalen (Referenzspannungen) und Messgrößen (Anzahl der Quantisierungsstufen). Die Referenzspannungen werden gleichzeitig parallel mit der zu messenden Größe verglichen. Die AD-Wandler mit parallelen Verfahren weisen einerseits die kürzeste Umwandlungzeit aller AD-Wandler auf, andererseits haben sie aber eine große Schaltungskomplexität [25]. Zu diesen Verfahren gehört der Flash-AD-Wandler, der nachfolgend ausführlicher erklärt wird.

2.2.1.1 Flash-AD-Wandler

Wie oben erwähnt, sind die Flash-AD-Wandler die schnellsten Wandler, jedoch mit einer aufwändigen Struktur. Für einen Flash-AD-Wandler mit n-bit Auflösung werden $2^n - 1$ Komparatoren benötigt, die in einem Schritt zeitgleich die analoge Eingangsspannung U_e mit $2^n - 1$ Referenzspannungen vergleichen und bestimmen, welche dieser $2^n - 1$ Referenzspannungen die geringste Abweichung zur Eingangsspannung besitzt. Die $2^n - 1$ Referenzspannungen werden mit Hilfe eines Spannungsteilers (2^n Widerstände) aus einer Referenzspannung U_{ref} erzeugt. Das Resultat wird getaktet, von flankengetriggerten D-Flip-Flops übernommen und in Dekoder in die entspechende Dualzahl umgewandelt. Abbildung 2.11 zeigt das Schaltbild eines 3-Bit Flash AD-Wandlers, wo Bit 0 dem niederwertigsten Bit (LSB⁵) entspricht und Bit 2 dem höchstwertige Bit (MSB⁶). Da die Anzahl



Abbildung 2.11: Schaltbild einer Realisierung eines Flash AD-Wandlers mit 3-Bit Auflösung.

⁵engl. Least Signifikant Bit

⁶engl. Most Signifikant Bit

der Komparatoren mit der Zunahme der Auflösung des Flash-AD-Wandlers zunimmt, steigt die Schaltungskomplexität ebenfalls. Wegen der Nichtlinearitäten der Komponenten des Flash AD-Wandlers ist die Auflösung oft auf 10 Bit begrenzt [26].

2.2.1.2 Mehrstufen-Wandler (Pipeline-AD-Wandler)

Die Prinzipschaltung des Pipeline-AD-Wandlers beruht auf der Aufteilung des Wandlungsvorganges in mehreren Schritten mit Hilfe der Parallel-Serien-Methode [27]. Es ist üblich, Pipeline-AD-Wandler zu verwenden, wenn man AD-Wandler mit hoher Auflösung und hoher Abtastrate mit vertretbarem Aufwand benötigt. Abbildung 2.12 stellt die Prinzipschaltung eines 8-Bit Pipeline-AD-Wandlers dar. Sie beinhaltet unter anderem ein Abtast-Halte-Glied (S&H), da das Analogsignal für die Wandlungszeit konstant gehalten werden muss. Zuerst werden die 4 höchstwertigen Stellen des 8-Bit-Ausgangswortes definiert. Ein 4-Bit DA-Wandler wandelt diese in eine wertentsprechende Analogspannung zurück. Im zweiten Wandeltakt wird der Fehler $U_f = U_x - U_{DA}$ (siehe Abbildung 2.12) rekonstruiert. Er wird mit dem Faktor 16 verstärkt und weiter im zweiten 4-Bit AD-Wandler in die 4 niederwertigen Stellen gewandelt. Weitere Informationen über Mehrstufen-Wandler findet man in [27].



Abbildung 2.12: Schaltbild eines 8-Bit Pipeline-AD-Wandlers.

2.2.2 Wägeverfahren

Beim Wägeverfahren wird nicht das ganze Wandlungsergebnis in einem Schritt gebildet, sondern jeweils nur ein Bit des zugehörigen digitalen Ausgangswortes. Zu den Wägeverfahren gehört das Verfahren der sukzessiven Approximation und der algorithmischen AD-Wandler. Letzteres wird in der Arbeit nicht weiter betrachtet. Weitere Details sind in [28] zu finden. Die AD-Wandler, die das Prinzip der sukzessiven Approximation verwenden, kombinieren relativ kurze Umwandlungzeiten und hohe Genauigkeit bei vertretbarem Schaltungsaufwand [28]. Die vom Eingangssignal unabhängige konstante Wandlungszeit liefert einen wesentlichen Vorteil gegenüber dem zuvor beschriebenen AD-Wandler. Eine bevorzugte Anwendung für solche AD-Wandler sind Datenerfassungssysteme. Ihre Wandelrate ist zwar geringer als bei Flash-AD-Wandlern, aber Schaltungsaufwand und Stromverbrauch sind deutlich geringer. Es gibt Typen bis zu 16 Bit Auflösung und andere mit 1μ s Wandlungszeit [28]. Dieser AD-Wandler braucht für die Zeit der Wandlung ein konstantes Eingangssignal, andernfalls sinkt seine Auflösung. Es wird daher die Verwendung eines Abtast-Halte-Gliedes (S&H) benötigt. Die schrittweise Annährung der in einem Digital-Analog(DA)-Wandler aus einem Digitalwert erzeugten Spannung an die Eingangsspannung fasst das Prinzip der sukzessiven Approximation zusammen. Das Blockschaltbild eines AD-Wandlers, der nach dem Verfahren der sukzessiven Approximation arbeitet, stellt die Abbildung 2.13 dar. Es besteht aus mehreren Komponenten, dem DA-Wandlern, dem Komparator, dem sukzessiven Approximationsregister und dem Abtast-Halte-Glied. Die Funktionsweise eines AD-Wandlers, der nach dem Prinzip der sukzessiven Approximation arbeitet, wird in Stufen geteilt und die Schrittweite, bei der die Ausgangsspannung des DA-Wandles verändert wird, wird um die Hälfte verringert.



Abbildung 2.13: Blockschaltbild eines AD-Wandlers nach dem Verfahren der sukzessiven Approximation.

Abbildung 2.14 zeigt den Wandlungsvorgang eines 6-Bit AD-Wandlers nach dem Verfahren der sukzessiven Approximation. Zunächst werden alle Bits in einem Datenspeicher (Sukzessiv-Approximation-Register, SAR) auf Null gesetzt. Beginnend beim höchstwertigen Bit (MSB) werden abwärts bis zum niederwertigsten Bit (LSB) nacheinander alle Bits des Digitalwertes ermittelt. Dann wird das jeweilige Bit probeweise auf Eins gesetzt. Der DA-Wandler erzeugt die dem aktuellen Digitalwert entsprechende Spannung U_z . Der Komparator vergleicht diese mit der Eingangsspannung U_e und veranlasst, dass

im SAR das entsprechende Bit wieder auf Null zurückgesetzt wird, wenn $U_z > U_e$ ist, ansonsten bleibt das Bit auf 1 gesetzt. Der digitale Eingang Z des DA-Wandlers wird solange geändert, bis die Signale mit 1 LSB Genauigkeit übereinstimmen. Dann ist die



Abbildung 2.14: Wandlungvorgang eines AD-Wandlers nach dem Verfahren der sukzessiven Approximation.

Digitalzahl Z an den Eingängen des DA-Wandlers das Aquivalent zur Eingangsspannung und repräsentiert das Ausgangswort des AD-Wandlers [25].

2.2.3 Zählverfahren (Serielle AD-Wandler)

AD-Wandler, die nach dem Zählverfahren arbeiten, sind praktisch sehr verbreitet. Ihre Vorteile bestehen in einem einfachen Schaltungsaufbau, der erreichbaren sehr hohen Genauigkeit, der Auflösung und der Linearität. Ihr einziger Nachteil ist die relativ hohe Wandlungszeit in (ms-Bereich). Zählverfahren sind serielle Umwandlungsverfahren, weil sie nur einen Quantisierer benötigen. Zu den Zählverfahren gehört der Sigma-Delta-AD-Wandler, der in dieser Arbeit in der supraleitenden Technologie diskutiert wird. AD-Wandler, die nach dem Zählverfahren arbeiten, sind in der Literatur z. B. [25, 28] beschrieben.

2.2.3.1 Sigma-Delta-AD-Wandler

Der Sigma-Delta-AD-Wandler wird kommerziell hauptsächlich in der Digitalisierung von Audiosignalen (Sprache, Musik) eingesetzt. Seine hohe Auflösung, hohe Umsetzrate und kostengünstigen Realisierungen in der VLSI-Technik (Very-Large-Scale Integration) sind die Gründe für den Einsatz. Die zwei hauptsächlichen Komponenten des Sigma-Delta-AD-Wandlers sind der Sigma-Delta-Modulator und der Digitalfilter. Der Modulator besteht aus einem Komparator und einem Integrator. Der Komparator digitalisiert die Summe (Σ) der Differenzen (Δ) zwischen dem Eingangssignal und dem Rückkopplungssignal [29]. Somit wandelt der Sigma-Delta-Modulator das analoge Eingangssignal in eine hochfrequente serielle Bitfolge mit 1 Bit Auflösung um. Dieses Modulator-Ausgangssignal wird durch digitale Tiefpassfilterung in hochauflösende Parallelworte mit geringer Abtastrate umgewandelt. Abbildung 2.15 stellt das Blockschaltbild eines Sigma-Delta-AD-Wandlers dar. Die hohe Auflösung (typisch 20 Bits), die Sigma-Delta-Wandler erreichen können, sind



Abbildung 2.15: Blockschaltbild eines Sigma-Delta-AD-Wandlers.

durch die Kombination der Prinzipien Überabtastung (Oversampling), Rauschformung (noise shaping) und Dezimierung realisierbar [30]. In Abbildung 2.15 wird die Differenz zwischen der analogen Eingangsspannung und der rückgekoppelten Referenzspannung integriert. Der Komparator quantisiert das Ergebnis der Integration durch Schwellwertvergleich und tastet es gleichzeitig mit einer Frequenz f_s , die höher als die Nyquist-Frequenz ist (Überabtastung), ab. Durch den Digitalfilter wird aus einer Folge von Abtastwerten ein Digitalwort mit entsprechend hoher Auflösung gebildet.

Alle oben genannten AD-Wandler sind für die Realisierung in Halbleitertechnik geeignet. Jedoch können keine komplexen AD-Wandler realisiert werden, z. B. Pipeline-AD-Wandler, in der supraleitenden Elektronik, weil die Integrationsdichte in der Supraleitung limitiert ist. Deshalb können keine komplexen AD-Wandler realisiert werden. Zwei gut zu realisierende Wandler sind:

• der supraleitene Flash-AD-Wandler, da er eine hohe Bitzahl mit wenigen Komparatoren n ermöglichen kann, im Gegensatz zum halbleitenden Flash-AD-Wandler, der $2^n - 1$ Komparatoren benötigt, wobei n die Auflösung des AD-Wandlers ist, der Σ – Δ-AD-Wandler ist ein sehr typischer supraleitender AD-Wandler, weil er eine einfache Schaltung aufweist. Er findet im z. B. Digital-SQUID Anwendung [6,31,32].

2.2.4 Kenngrößen der AD-Wandler

2.2.4.1 Statische Kenngrößen

• Quantisierungsfehler

Die Quantisierung ist die Aufteilung eines Wertebereiches in eine bestimmte Anzahl von Teilbereichen, die in der Regel gleich groß sind und als Quantisierungsstufen bezeichnet werden. Die Spannung, die einer Quantisierungstufe Q entspricht, ist identisch mit 1 LSB und wird für einen AD-Wandler mit Auflösung n anhand der Gleichung:

$$Q = \frac{FSR}{2^n},\tag{2.15}$$

gegeben. Ändert sich der Eingangswert um Q, ändert sich erst die Ausgangsbelegung [22], wobei FSR für Full Scale Range steht und dem maximalen Wertebereich des Eingangssignals entspricht. Der Effektivwert des Quantisierungfehlers wird mit $Q/\sqrt{2}$ approxmiert. Alle Eingangswerte, die sich im Bereich einer Quantisierungsstufe befinden, liefern den selben Ausgabewert. Dadurch tritt ein Fehler bis zu einem halben LSB auf, der als Quantisierungfehler bezeichnet wird. Deswegen entspricht ein Ausgangswort nicht präzise einem Eingangswert, sondern einem bestimmten Bereich der Eingangsgröße. Der maximale Quantisierungfehler x_f ergibt sich aus:

$$x_f = \frac{Q}{2} = \frac{FSR}{2^{n+1}}.$$
(2.16)

Abbildung 2.16 illustriert anhand der Übertragungskennlinie den Quantisierungsfehler [33]. Die idealen Übergänge sind bei der Hälfte des Abstandes zwischen zwei Quantisierungsstufen.

• Genauigkeit und Auflösung

– Absolute Genauigkeit

Die Abweichung der Übertragungsfunktion von den idealen berechneten Werten wird als Fehler in der absoluten Genauigkeit bezeichnet.



Abbildung 2.16: Übertragungskennlinie und Quantisierungsfehler für einen 3-Bit AD-Wandler.

- Relative Genauigkeit

Die Funktion eines AD-Wandlers in Abhängigkeit von seiner Nichlinearität bezeichnet man als relative Genauigkeit. Diese relative Genauigkeit ist unabhängig vom Offset- und vom Verstärkungsfehler. Wird dieser Fehler abgeglichen, bekommt man einen AD-Wandler mit absoluter Genauigkeit [33].

- Auflösung

Die Auflösung eines AD-Wandlers wird vom kleinsten Schritt (LSB), den er verarbeiten kann, bestimmt. Die Auflösung steigt mit der Bitzahl n des AD-Wandlers [33].

• Verstärkungs- und Offsetfehler

- Verstärkungsfehler

Der Verstärkungsfehler ist die Abweichung vom Anstieg der idealen Übertragungskennlinie (Siehe Abbildung 2.17).

- Offsetfehler

Der Offsetfehler charakterisiert die Verschiebung der idealen Übertragungs-



Abbildung 2.17: Illustration des Verstärkungsfehlers.

kennlinie eines AD-Wandlers aus dem Ursprung. Abbildung 2.18 stellt den Offsetfehler dar [33].



Abbildung 2.18: Illustration des Offsetfehlers.

• Integrale und differentielle Nichtlinearität

– Integrale Nichtlinearität (INL oder NL)

Die Abweichung der Übertragungskennlinie eines AD-Wandlers von der festgelegten Geraden zwischen Null- und Endpunkt bezeichnet man als integrale Nichtlinearität INL bzw. der Linearitätsfehler NL. Dieser Fehler wird in Teilen von LSB gegeben.

– Differentielle Nichtlinearität (DNL)

Die differentielle Nichtlinearität (DNL) charakterisiert die Abweichung einer Stufenbreite vom Idealwert 1 U_{LSB} an den Umschaltstellen im Inneren des Wandlungsbereiches. Abbildung 2.19 zeigt die integrale und differentielle Nichtlinearität eines AD-Wandlers.



Abbildung 2.19: Integrale und differentielle Nichtlinearität.

2.2.4.2 Dynamische Kenngrößen

• Umsetzzeit und Umsetzrate

– Umsetzzeit

Die Umsetzzeit ist die Zeit, die der AD-Wandler für einen Wandlungszyklus benötigt, vom Eingangsimpuls bis Zur Lieferung des Ausgangssignals.

- Umsetzrate

Die Umsetzrate bezeichnet die Frequenz, mit der der AD-Wandler die Wandlungszyklen wiederholen kann. Sie ist der Kehrwert der Umsetzzeit.

• Signal-Rausch-Verhältnis (SNR⁷)

Das SNR ist festgelegt als der Quotient aus der mittleren Signalleistung P_S und der mittleren Rauschleistung P_R in einem gegebenen Frequenzbereich. Alternativ kann es als der Quotient aus dem Effektivwert der Signalamplitude (fundamentale Frequenzkomponente) und dem quadratischen Mittelwert von allen anderen Frequenzkomponenten, ausschließlich der ersten fünf Oberwellen und Gleichanteilkomponente, definiert werden [24]. Das Signal-Rausch-Verhältnis wird durch das Abtasten eines sinusförmigen Signals und der nachfolgenden Anwendung der FFT auf die gesammelten Daten, charakterisiert [33]. Das SNR wird anhand der Gleichung:

$$SNR = \frac{P_S}{P_R} = \frac{A_S^2}{A_R^2},\tag{2.17}$$

bestimmt, wobei A_S , A_R die Effektivwerte der Signal- und Rauschgröße sind. Unter Einbeziehung des Quantisierungsfehlers ist der theoretische SNR-Wert für den idealen AD-Wandler allerdings durch die Gleichung [34]:

$$SNR = (6, 02 \cdot n + 1, 76) \, dB, \qquad (2.18)$$

gegeben, wobei n die Bitzahl des AD-Wandlers ist. Diese Gleichung gilt unter der Bedingung, dass das Rauschen über die gesamte Nyquist-Bandbreite von 0 bis zum Wert $f_s/2$ gemessen wird. Das Quantisierungsrauschen ist in diesem Bereich gleichmäßig verteilt. Ist die Signalbandbreite BW⁸, die sich auf die Differenz zwischen der höchsten Frequenzkomponente eines Signals und der niedrigsten Frequenzkomponente bezieht, kleiner als $f_s/2$ nimmt das SNR zu, da der Anteil des Quantisierungsrauschens über die Signalbandbreite kleiner ist. In diesem Fall ändert sich (2.18) zur folgenden Gleichung für das Full Scale Sinussignal [34]:

$$SNR = \left(6,02 \cdot n + 1,76 + 10\log\left(\frac{f_s}{2 \cdot BW}\right)\right) dB.$$
(2.19)

• Signal-Rausch-Verhältnis und Verzerrung (SNDR⁹)

In der Gleichung (2.18) wird für das SNR nur das Quantisierungsrauschen berücksichtigt. Werden die anderen Rauschquellen, wie integrale und differentielle Nichtlinearitäten, Verzerrung, und interne Rauschquellen des AD-Wandlers berücksich-

⁷engl. Signal-to-Noise Ratio SNR

⁸engl. Band Width

⁹engl. Signal-to-Noise and Distortion Ratio

tigt, lässt sich der Begriff Signal-Rausch-Verhältnis und Verzerrung SNDR einführen. SNDR wird definiert als Quotient aus dem Effektivwert der Signalamplitude und dem Mittelwert der Wurzel der Summe der Quadrate von allen anderen Frequenzkomponenten einschließlich der ersten fünf Oberwellen aber ausschließlich der Gleichanteilkomponente. Deshalb weicht das SNR von seinem theoretischen Wert in der Gleichung (2.17) ab und sein Messwert wird kleiner [34]. Der reale SNR-Wert (SNDR) wird mit der folgenden Gleichung (2.20) beschrieben.

$$SNDR = (6, 02 \cdot ENOB + 1, 76) dB,$$
 (2.20)

wobei ENOB¹⁰ die effektive Anzahl von Bits ist. Zum Beispiel enspricht ein 12-bit AD-Wandler einem theoretischen SNR-Wert von 74 dB, während der gemessene SNR-Wert (SNDR) 68 dB beträgt und dem ENOB-Wert von 11 Bits entspricht (ENOB = (SNDR - 1, 76)/6, 02) [34].

• Störungsfreier dynamischer Bereich (SFDR¹¹)

Der SFDR wird definiert als das Verhältnis der Amplitude der Grundwelle (Eingangssignal) zu der Amplitude der größten Störung (Eingangssignal-unabhängige Komponente) in einem Spektrum. Der SFDR kennzeichnet den dynamischen Bereich eines AD-Wandlers. Er kann relativ zur Signalamplitude (dBc) oder zur AD-Wandler Full Scale (dBFS) angegeben werden, wie in Abbildung 2.20 dargestellt wird.



Abbildung 2.20: Illustration des SFDR.

¹⁰engl. Effective Number Of Bits

¹¹engl. Spurious-Free Dynamic Range
Weitere dynamische Kenngrößen der AD-Wandler sind die gesamte harmonische Verzerrung (THD¹²), gesamte harmonische Verzerrung plus Rauschen (THD $+N^{13}$), etc. Weiterführende Informationen dazu findet man z. B. in [34].

2.2.5 Stand der Technik

Die verschiedenen Arten von AD-Wandlern haben in den vergangenen 10 Jahren erheblich zum Fortschritt in vielen Anwendungsbereichen beigetragen. 1999 hat Walden [35] in einer Übersicht der AD-Wandler und die Beziehung zwischen ihren Kenngrößen erfasst. Seine Art der Darstellung wird bis heute verwendet. Murmann ergänzte die Übersicht für die Jahre 1997 bis zum 2011 [36], [37]. In dieser Arbeit habe ich eine Studie über die Bewertung und die Klassifizierung von halbleitenden AD-Wandlern in Abhängigkeit von ihren Eigenschaften (oder Kenngrößen) durchgeführt. Diese Studie enthält Informationen über halbleitende AD-Wandler von 2004 bis 2011 [38–84]. Abbildung 2.21 zeigt die Ergebnisse dieser Studie bezüglich der Abhängigkeit zwischen ENOB und Abtastrate für mehrere Arten von AD-Wandlern. Aus der Abbildung kann man entnehmen, dass die Sigma-Delta-AD-Wandler eine hohe Auflösung schaffen, im Gegensatz zu Flash AD-Wandlern, die für höhere Abtastraten mit kleineren Auflösungen geeignet sind. Die Pipeline-AD-Wandler stehen dazwischen. Im Folgenden sind exemplarische Realisierungen von AD-Wandlern in der Halbleitertechnik und Supraleitertechnik aufgeführt:

- In [39] hat eine Gruppe der Pohang University of Science and Technology (PO-STECH) aus Korea einen AD-Wandler mit einer Auflösung von 10 Bit und einer Abtastrate von 100 kS/s (kilosample pro Sekunde) entworfen. Der Wandler wurde in einem 0,18 μm CMOS-Prozess hergestellt. Dabei wurden 1,3 μW Leistung bei der maximalen Abtastrate umgesetzt. Das gemessene ENOB beträgt 9,3 Bit.
- Eine Serie von Nulldurchgang-AD-Wandlern mit 8 Bit Auflösung und einer Abtastrate von 200 MS/s bis hinzu 12 Bit und 50 MS/s werden in [40] vorgestellt. Diese Art von AD-Wandlern zeigt einen sehr niedrigen Leistungsumsatz.
- Der Entwurf von AD-Wandlern, die nicht auf Spannungskompratoren basieren sondern auf Verzögerungsleitungen (engl. delay lines), wird in [43] dargestellt. Zwei 4-Bit, 1-GS/s-Prototypen in 0,13-μm und 65-nm CMOS Prozessen, die einen niedrigen Leistungsumsatz (< 2,4 mW) zeigen, werden vorgestellt.

¹²engl. Total Harmonic Distortion

¹³engl. Total Harmonic distortion plus Noise



Abbildung 2.21: ENOB in Abhängigkeit von der Abtastrate für mehrere Arten von AD-Wandlern.

- Eine experimentelle Studie in [44] zeigt, wie man die Zunahme der Prozessänderungen in Nano-CMOS-Technologien nutzt, um AD-Wandler mit niedriger Energie und hoher Geschwindigkeit zu realisieren. Insbesondere kann man auf ein Referenzspannungsnetzwerk von 4-Bit Flash AD-Wandlern in 90-nm CMOS verzichten und gegen kleine Komparatoren austauschen. Die gemessene Leistung eines 1,5-GS/s AD-Wandlers ist vergleichbar mit traditionellen state-of-the-art AD-Wandlern und hat eine Verlustleistung von 23 mW.
- In [48] wird ein 0,9-V 1-Bit Sigma-Delta-Modulator vierter Ordnung mit einer Abtastfrequenz von 2 MHz und einer Signalbandbreite von 2 kHz vorgestellt. Der Modulator zeigt einen Leistungsumsatz von $60 \,\mu\text{W}$ und einen Dynamikbereich von $83 \,\text{dB}$.
- Ein 0,6-V Sigma-Delta-Modulator Modulator wird in [47] diskutiert. Der Modulator wird mittels einer 0,13-μm komplementären Metal-Oxid Halbleitertechnologie implementiert. Das Subthreshold-leakage-Strom Problem in Switched-Capacitor-Schaltungen wird analysiert und es werden neue Switches für die Subthresholdleakage Unterdrückung verwendet, um das Problem zu lösen. Mit den neuen Switches hat der Modulator einen Dynamikbereich von 83 dB, ein SNR von 82 dB und

ein SNDR von 34 dB bei einer Bandbreite von 20kHz und einen Leistungsumsatz von $34 \,\mu\text{W}$.

- In [85] hat eine Forschungsgruppe des Superconductivity Research Laboratory des International Superconductivity Technology Center in Tokyo (Japan), einen 5-bit Flash SFQ AD-Wandler entworfen und geprüft, welcher CQOS (complementary Quasi One Junction SQUID) Komparatoren benutzt. Die CQOS-Komparatoren sind mit Fehlerkorrektur und Bit-Interleaving-Schaltungen integriert. Sie haben die 3-Bit binär-Operation bei einer Taktfrequenz von 15 GHz und 4-bit Gray Operation bei 15 GHz mittels der beat-Frequenz Methode [86] in einem 4-bit Komparator bestätigt. Sie sind extra schnell: bis zu 32 GHz bei $J_c = 2,5 \text{ kA/cm}^2$ und bis zu 50 GHz bei $J_c = 10 \text{ kA/cm}^2$.
- Eine Forschergruppe des Superconductivity Research Laboratory des International Superconductivity Technology Center (SRL-ISTEC) (Japan) hat einen neuen Entwurf eines supraleitenden Flash AD-Wandlers mit einer optimierten Linearität vorgestellt. Die Schaltung besteht aus zwei Quasi-One-Junction-SQUIDs, die mit dem Komparator verbunden sind. In Simulationen zeigt der AD-Wandler die Möglichkeit für eine Abtastrate von 150 GS/s bei einer kritischen Stromdichte J_c von 40 kA/cm² [87].

Die hier zusammengefassten Realisierungen sind eine gute Zusammenstellung. Sie sind leider nicht vergleichbar, da die Artikel keine ausreichenden Informationen über gleiche Eigenschaften beinhalten. Eine andere Art der Darstellung findet man auch in der Abbildung 2.22, die aus [18] entnommen wurde und die Entwicklung der supraleitende AD-Wandler von 1960 bis 2010 darstellt.



Abbildung 2.22: Die Entwicklung der supraleitenden AD-Wandler [18].

Kapitel 3

Komparatoren in der supraleitenden Elektronik

Ein supraleitender Komparator ist das Entscheidungselement in supraleitenden Schaltungen [88]. Er entscheidet, ob ein Strom größer oder kleiner als ein bestimmter Schwellwert ist. Die Leistungsfähigkeit einer Schaltung in Bezug auf Empfindlichkeit, Geschwindigkeit und Zuverlässigkeit wird entscheidend durch die Eigenschaften des Komparators bestimmt. Der Josephson-Komparator ist ein Bestandteil aller digitalen Logikschaltungen und wird unter anderem in supraleitenden AD-Wandlern [89] und in Josephson-Abtast-Schaltungen [90] verwendet.

3.1 Grundlagen von Komparatoren

Als Komparator bezeichnet man im Allgemeinen eine Funktionseinheit, die zwei Eingangsgrößen vergleicht und daraus ein Ergebnis bildet. In Abbildung 3.1 sind die Ersatzschaltbilder von drei Komparatorvarianten dargestellt. In der analogen Halbleiterschaltungstechnik ist der Komparator eine ungetaktete Schaltung, die zwei Spannungen vergleicht. Wenn die Differenz dieser Spannungen positiv ist, ist der Ausgangspegel "High", ansonsten ist er "Low". Halbleitende Schaltungen basieren auf Zustandslogik, d. h. alle Gatter ändern ihren Ausgang sofort (oder nach einer Verzögerung) nach der Änderung des Eingangssignales. Supraleitende Schaltungen hingegen basieren auf einer Impulslogik, d. h. es gibt einen Takteingang und die Gatter ändern ihren Ausgang erst wenn die Taktimpulse auftreten. Dabei ist der Josephson-Komparator die am häufigsten verwendete Zelle. In einigen supraleitenden mixed-Signal Schaltungen wird aber auch der Quasi-One-Junction-SQUID (QOJS)-Komparator [91] verwendet, welcher im Abschnitt 3.3 detaillierter beschrieben wird.



Abbildung 3.1: Komparatorschaltbild: (a) analog ohne Takt. (b) analog mit Takt. (c) supraleitender Komparator (immer mit Takt), I_{th} repräsentiert einen internen Referenzstrom und wird nicht elektrisch eingespeist.

Abbildung 3.2 stellt schematisch die Funktionsweise eines supraleitenden Komparators dar. Ist der Eingangsstrom $I_{\rm in}$ kleiner als der Schwellwert $I_{\rm th}$, werden keine Spannungsimpulse ($\int u dt = \Phi_0$) am Ausgang erzeugt. Ist der Eingangsstrom größer als $I_{\rm th}$, werden Spannungsimpulse am Ausgang erzeugt. Die Anwesenheit eines Impulses am Ausgang entspricht dem logischen Zustand 1, während seine Abwesenheit den logischen Zustand 0 bedeutet. Im Übergangsbereich in der Nähe von $I_{\rm th}$ werden die Impulse mit einer Wahrscheinlichkeit zwischen 0 und 1 am Ausgang erzeugt.

3.2 Josephson-Komparator

3.2.1 Die Schaltung des Josephson-Komparators

Die Abbildung 3.3 stellt das elektrische Ersatzschaltbild eines Josephson-Komparators dar. Er wird von Taktimpulsen am Takteingang getrieben, um Impulse am Ausgang auszugeben. Die Funktionsweise des Komparators wurde bereits in 2.1.5.3 erklärt. Das folgende Schema 3.4 veranschaulicht die Funktionsweise des Komparators und zeigt schematisch die SFQ-Taktimpulse und die SFQ-Impulse, die durch das Schalten der Kontakte J₂ oder J₃, in Abhängigkeit vom Eingangsstrom $I_{\rm in}$, erzeugt werden. Für Stromwerte $I_{\rm in} > I_{\rm th}$ gilt,



Abbildung 3.2: Schematische Darstellung der Funktionsweise des supraleitenden Komparators.



Abbildung 3.3: Die Josephson-Komparatorschaltung.

dass ein Taktimpuls zu einem Ausgangsimpuls führt. Dieser wird durch einen Spannungsimpuls am Kontakt J_3 dargestellt. Abbildung 3.5 zeigt die Gesamtschaltung des unter-



Abbildung 3.4: Transientes Schaltverhalten eines Josephson-Komparators in Abhängigkeit vom Eingangsstrom.

suchten Josephson-Komparators, welche für die Simulation verwendet wurde. Sie ist eine

Erweiterung der in Abbildung 3.3 dargestellten Grundschaltung und beinhaltet sowohl parasitäre Schaltungskomponenten, als auch zusätzliche Josephson-Kontakte, die zur Verringerung von Wechslwirkungen mit angrenzenden Strukturen notwendig sind. Alle



Abbildung 3.5: Das elektrische Ersatzschaltbild des untersuchten Josephson-Komparators. Es enthält auch Layout-bedingte parasitäre Induktivitäten. Die Parameter sind real und passen zur IPHT-Technologie mit einer kritischen Stromdichte von 1 kA/cm^2 . Das Layout ist in Abbildung 3.22 dargestellt [12].

verwendeten Josephson-Kontakte der Schaltung wurden mit dem McCumber-Parameter $\beta_c = 1$ in IPHT-Technologie entworfen. Parasitäre Induktivitäten sind in Reihe mit den Bedämpfungswiderständen geschaltet, wie in [92] beschrieben wird. Die Untersuchungen wurden mittels des Schaltungssimulators JSIM_n durchgeführt. Das Programm JSIM_n ist in der Lage, das thermische Rauschen im Zeitbereich zu simulieren [93]. Die Ergebnisse werden in den nächsten Abschnitten diskutiert. Das Blockschaltbild der verwendeten Simulationsumgebung zeigt die Abbildung 3.6. Sie besteht aus dem Komparator, einem



Abbildung 3.6: Die Simulationsumgebung der untersuchten Schaltung.

DC/SFQ-Wandler, der die SFQ-Impulse erzeugt und Josephson-Übertragungsleitungen (JTL), die zur Übertragung der Flussquanten und zur Entkopplung der Schaltungsteile dienen. Für einen angepassten Abschluss wird ein Widerstand R verwendet. Der Biasstrom I_{b1} wird bei der Messung auch extern eingestellt. Abbildung 3.7 zeigt das Simulationsergebnis bestehend aus Takt- und Ausgangsimpulsen gesteuert durch den Ein-

gangsstrom. In der Abbildung sieht man, dass der Komparator ab einem bestimmten Eingangsstrom Spannungsimpulse am Ausgang erzeugt, wenn Taktimpulse auftreten.



Abbildung 3.7: Die simulierte Funktionsweise des Josephson-Komparators mit den Spannungsimpulsen des Takt- und Ausgangssignales in Abhängigkeit vom Eingangsstrom.

3.2.2 Die Grauzone als Kenngröße des Josephson-Komparators

Einer der wichtigsten Begrenzungsparameter eines Josephson-Komparators ist die Breite der Grauzone, welche die Entscheidungsunsicherheit des Komparators beschreibt. Bei der Datenverarbeitung in supraleitenden Schaltungen wird die Entscheidung des Komparators hauptsächlich durch das thermische Rauschen beeinflusst, wodurch ein Übergangsbereich mit endlicher Breite, die sogenannte Grauzone, entsteht [94]. Das thermische Rauschen entsteht sowohl durch die Bedämpfungswiderstände der Josephson-Kontakte als auch durch die Widerstände des Biasnetzwerkes. Abbildung 3.8 zeigt schematisch den Übergangsbereich zwischen 1-0 und 0-1 beim Schalten von J₂ und J₃, der im idealen Fall scharf sein muss. In realen Schaltungen entsteht ein kontinuierlicher Übergang, den man die Grauzone nennt. Eine typische Simulation der Schaltwahrscheinlichkeit des Komparator-Kontaktes J₃ in Abhängigkeit vom Eingangsstrom wird in Abbildung 3.9 dargestellt. Die mathematische Definition der Grauzone (*GZ*) erfolgt durch den Anstieg *m* der Tangente an die Kurve (siehe Abbildung 3.9) am Punkt p=0,5 wie folgt:

$$m = \frac{1}{GZ} \Rightarrow GZ = \frac{1}{m}.$$
(3.1)



Abbildung 3.8: Schematische Darstellung der Schaltwahrscheinlichkeit von J_2 und J_3 gegenüber dem Eingangsstrom I_{in} : (a) idealer Fall, (b) realer Fall.



Abbildung 3.9: Schaltwahrscheinlichkeit p_{J3} gegenüber dem Eingangsstrom I_{in} .

Die Kurve in Abbildung 3.9 kann mittels einer Fehlerfunktion beschrieben werden, die die Grauzone (GZ) als Parameter enthält (siehe [95]).

$$p_3(I_{\rm in}) = 0, 5 + 0, 5 \cdot \operatorname{erf}\left((I_{\rm in} - I_{\rm th}) \cdot \frac{\sqrt{\pi}}{GZ}\right),$$
(3.2)

In der Gleichung (3.2) beschreibt I_{in} den Eingangsstrom (siehe Abbildung 3.6) und erf die Fehlerfunktion.

3.2.3 Einflussgrößen auf das Verhalten des Josephson-Komparators

Die vorangegangenen Untersuchungen behandelten die Parametereinflüsse auf die Grauzone und die Schaltgeschwindigkeit des Komparators. Davon wurden Entwurfsregeln abgeleitet, um die Grauzone zu minimieren [96, 97]. Diese Regeln wurden experimentell bestätigt. In den nächsten Abschnitten werden die Untersuchungen der Grauzone und der Taktfrequenz, des Biastromes, etc. gezeigt.

3.2.3.1 Untersuchung der Abhängigkeit zwischen der Grauzone und dem Biasstrom $I_{\rm b1}$

Die Beziehung zwischen der Grauzone und dem Biasstrom I_{b1} für verschiedene Taktfrequenzen eines Josephson-Komparators wurde untersucht. Abbildung 3.10 zeigt die dazu gehörigen Simulationsergebnisse. Diese Illustration ist besonders hilfreich, um einen Komparator für eine Anwendung mit vorgegebener Taktfrequenz zu entwerfen, z. B. die Anwendungen der AD-Wandler. Ein Arbeitspunkt mit möglichst niedriger Grauzone kann



Abbildung 3.10: Grauzone gegen den Biasstrom I_{b1} für verschiedene Taktfrequenzen.

für eine definierte Taktfrequenz gewählt werden. Der analysierte Komparator nach Abbildung 3.5 liefert eine kleinste Grauzone von $2,2\,\mu$ A nur für einen einzelnen Arbeitspunkt und für niedrige Frequenzen. Wegen der aus dem Herstellungsprozess resultierenden Parameterstreuung ist es unwahrscheinlich, diesen Arbeitspunkt genau zu treffen. Für AD-Wandler mit einer kleinen Zahl von Quantisierern ist es praktisch, getrennte Abstimmungsströme zu verwenden, um den Arbeitspunkt individuell justieren zu können. Infolgedessen ist $GZ=2,2\,\mu A$ eine realistische Untergrenze für die Empfindlichkeit eines Quantisierers in der analysierten Schaltungstopologie. Bezüglich der Empfindlichkeit gibt es einen optimalen I_{b1} , der die kleinste Grauzone gewährleistet. Für diese bestimmte Topologie ist der optimale Wert $I_{b1} = 107 \,\mu\text{A}$ mit einer 2,2 μA Grauzone. Für größere Werte von I_{b1} nimmt die Grauzone zu. Der Biasstrom beeinflusst die Entscheidungsgeschwindigkeit am Komparator. Der nominale Arbeitspunkt liegt bei $I_{b1} = 140 \,\mu\text{A}$. Je höher der Strom ist, desto schneller ist die Entscheidung. Das entspricht einer größeren Bandbreite und somit einer Vergrößerung des integralen Rauschens. Daraus folgt eine größere Grauzone. Für kleinere Stromwerte verkleinert sich die Grauzone, weil die Entscheidungszeit am Komparator zunimmt, d. h. der Komparator wird langsamer. Die längere Zeit erlaubt, den Einfluss des Rauschens bei hohen Frequenzen durch die Mittlung zu beseitigen und dabei die Bandbreite (siehe [93]) zu reduzieren. Damit nimmt die Grauzone mit Abnahme des Biasstromes ab. Unterhalb des minimalen Grauzonenwertes $(I_{b1} < 107 \,\mu\text{A})$ ist die normale Funktion des Komparators gestört. Es wird ein Flussquant gespeichert, was zu einer Verschiebung des Biasstromes führt. Genauere Untersuchung dieser Verschiebung ist in [32] zu finden.

Der Schaltungsentwurf hat Parameter und die hergestellt Schaltung besitzt ungefähr diese Parameter. Auch in supraleitenden Schaltungen muss jeder Entwurfsparameter einen ausreichenden breiten Toleranzbereich (Margin) besitzen, in dem die Schaltungsfunktionalität erhalten bleibt. Oder auch in dem Fall, wenn die Schaltung mit der gleichen Charaktersitik bei verschiedenen Frequenzen arbeiten muss. In beiden Fällen ist es ratsam, eine höhere Grauzone zu akzeptieren und einen höheren Biasstrom zu verwenden, weil bei diesem Strom ein breiterer Frequenzbereich mit einer konstanten Grauzone besteht. Zum Beispiel kann ein Biasstrom $I_{b1}=140 \,\mu\text{A}$ mit einer akzeptablen Grauzone (GZ=7,6 μA) für alle Taktfrequenzen bis 15 GHz vorgeschlagen werden. Für einen kleineren Biasstrom z. B. $I_{b1}=120 \,\mu\text{A}$ erhält man zwar eine kleinere Grauzone aber damit muss der Komparator mit kleineren Taktfrequenzen bis 8 GHz arbeiten. Abbildung 3.11 zeigt Simulationen der Schaltwahrscheinlichkeit in Abhängigkeit vom Eingangsstrom für zwei Biasströme $I_{b1}=110 \,\mu\text{A}$ und 120 μA für eine Taktfrequenz von 2 GHz. Man kann sehen, dass die Kurve für 110 μA steiler und damit die Grauzone für 110 μA kleiner ist als die für 120 μA .



Abbildung 3.11: Schaltwahrscheinlichkeit von J_3 in Abhängigkeit vom Eingangsstrom für zwei Biasströme $I_{b1}=110 \,\mu A$ und $120 \,\mu A$ für eine Taktfrequenz von 2 GHz.

3.2.3.2 Untersuchung der Grauzone in Abhängigkeit von der Taktfrequenz eines Josephson-Komparators

Die Komparatorschaltung in Abbildung 3.5 wurde untersucht, um die Abhängigkeit der Grauzone von der Taktfrequez für einen vorgegebenen Biasstrom I_{b1} zu bestimmen. Die Motivation besteht darin, eine maximale Taktfrequenz f_{max} herauszufinden, bis zu der die Grauzone konstant bleibt. Die Analysen von verschiedenen Komparatorschaltungen [97] zeigen, dass die Grauzone für festgesetzte kritische Ströme von Josephson-Kontakten am empfindlichsten bezüglich I_{b1} ist. Der zweite Biasstrom I_{b2} beeinflusst lediglich den Schwellstrom $I_{\rm th}$. Für die im Artikel [97] behandelte Technologie habe ich eine Untersuchung der Frequenzabhängigkeit der Grauzone durchgeführt. Die Schaltung wurde für 10000 Taktzyklen simuliert, die 10000 Schaltvorgänge von J₁ gewährleistet. Zählt man die Anzahl der Schaltvorgänge von J_3 (n_{J3}) , kann die Schaltwahrscheinlichkeit anhand der folgenden Formel $p(I_{in}) = \frac{n_{J3}}{10000}$ ermittelt werden. Die Schaltung wurde für drei Technologien (IPHT Deutschland [98], AIST Japan [99] und CEA Frankreich [100]) untersucht. Die Parameter dieser Technologien werden in der folgenden Tabelle 3.1 dargestellt. Es ist erwähnenswert in Bezug auf diese Tabelle, dass der McCumber-Parameter für die Technologien IPHT und AIST durch den Dämpfungswiderstand eingestellt werden kann. Im Gegensatz dazu ist der McCumber-Parameter für die Technologie CEA nicht einstellbar und technologiebedingt, wodurch die Schaltung stabil funktioniert. Unter der Annahme, dass der kritische Strom jedes Josephson-Kontaktes für alle Technologien gleich bleibt, kann man die Fläche der Barriere A mittels der folgenden Gleichung berechnen.

$$A = I_c/J_c. \tag{3.3}$$

Weiterhin ergeben sich die Kapazität des Josephson-Kontaktes C_J und der Dämpfungswiderstand R_n mit Hilfe der folgenden Gleichungen [101]:

$$C_J[pF] = 0,01 \cdot A/(0,20-0,043) \log_{10}(J_c)), \qquad (3.4)$$

$$R_n = \sqrt{\phi_0 / 2\pi C_J I_c},\tag{3.5}$$

wobei die Einheiten für $A \ \mu m^2$ und $J_c \ kA/cm^2$ sind. Mittels der Gleichung (2.9) lässt sich β_c berechnen.

Abbildung 3.12 zeigt die Simulationsergebnisse für die Abhängigkeit der Grauzone von

Technologie	$J_c[{ m kA/cm^2}]$	$I_c \cdot R_n[\text{mV}]$	β_c
IPHT [98]	1	$0,\!256$	1
MIT-LincolnLab [102], AIST [99]	10	0,7175	1-2
CEA [100]	30	0,6	0,04

Tabelle 3.1: Die kritische Stromdichte und die charakteristische Spannung der drei Technologien und der berechnete McCumber-Parameter.

der Taktfrequenz für die drei obengenannten Technologien. Bei der IPHT-Technologie bleibt die Grauzone konstant bis zu einer Taktfrequenz von $f_{\rm max} = 10$ GHz. Bei der AIST-Technologie und der CEA-Technologie kann der Komparator bis zu einer Taktfrequenz $f_{\rm max} = 35$ GHz und $f_{\rm max} = 30$ GHz entsprechend betrieben werden, ohne die Empfindlichkeit zu beeinflussen. Am Beispiel der IPHT-Technologie werden in dieser Arbeit genauere Analysen durchgeführt. Die Simulationen erfolgten für verschiedene Biasströme $I_{\rm b1}$ und für verschiedene Taktfrequenzen. Der Biasstrom wurde von $80 \,\mu$ A bis $150 \,\mu$ A variiert. Die Abbildung 3.13 zeigt die Ergebnisse dieser Simulation. Allerdings zeigen die Untersuchungen auch, dass die Grauzone bis zu einer bestimmten Taktfrequenz, die als $f_{\rm max}$ bezeichnet wurde, konstant ist. Im Gegensatz zu den Ergebnissen des Komparators ohne Schnittstelle zur supraleitenden Elektronik (Abbildung 3.18) wird $f_{\rm max}$ von 35 GHz zu 18 GHz reduziert. Von den Kurven in Abbildung 3.13 wurde der Wert von $f_{\rm max}$ so bestimmt, dass die Differenz benachbarter Grauzonenwerte nicht größer als $0,2 \,\mu$ A ist. Dieses Kriterium von $0,2 \,\mu$ A wurde gewählt, um kleine zufällige Variationen der Grau-



Abbildung 3.12: Die Grauzone des Komparators in Abhängigkeit von der Taktfrequenz für drei Technologien bei einem Biasstrom von $I_{b1} = 140 \,\mu A$.



Abbildung 3.13: Die Grauzone gegenüber der Taktfrequenz für verschiedene Biasströme I_{b1} des in Abbildung 3.5 dargestellten Komparators.

zone, die in den Simulationen auftreten, vernachlässigen zu können. Für $I_{b1} = 100 \,\mu\text{A}$ existiert kein Plateau in der Funktion der Grauzone gegen die Taktfrequenz, da die Schaltung für diesen Wert nicht mehr richtig funktioniert. Folglich kann kein Wert von f_{max} definiert werden. Die folgende Tabelle 3.2 und die Abbildung 3.14 fassen die Werte der Biasströme, f_{max} und Grauzone zusammen. Innerhalb des Bereiches, in dem die Grauzone konstant ist, wurde der Mittelwert der Grauzonenwerte berechnet.

Der Zusammenhang zwischen f_{max} und der Grauzone wird durch eine quadratische Funk-

$I_{\rm b1}[\mu {\rm A}]$	GZ $[\mu A]$	$f_{\rm max}$ [GHz]
80	$7,\!15$	16
90	$6,\!55$	13
107	2,21	2
110	2,88	5
115	3,93	7
120	4,93	10
125	5,77	12
135	7,11	14
140	7,64	15
150	8,5	16

Tabelle 3.2: Die Simulationsergebnisse (f_{max}, GZ) für verschiedene Biasströme.



Abbildung 3.14: Die maximale Taktfrequenz in Abhängigkeit von der Grauzone.

tion approximiert wie sie in Abbildung 3.14 dargestellt ist. Diese Beziehung wird durch die folgende Gleichung beschrieben [103].

$$f_{\max}[\text{GHz}] = -5,9622 + 4,1279 \cdot \text{GZ}[\mu\text{A}] - 0,18205 \cdot \text{GZ}^2$$
(3.6)

Diese Gleichung ist gültig für den Bereich $2 \mu A < GZ < 9 \mu A$. Oberhalb von dieser maximalen Taktfrequenz steigt die Grauzone an. Dieser Effekt kann nicht durch den Einfluss des thermischen Rauschens erklärt werden. Er entsteht durch die Korrelation aufeinanderfolgender Flussquanten. Der zeitliche Abstand zweier Taktimpulse ist derartig kurz, dass der Komparator nach einem Schaltvorgang nicht in den Ruhezustand zurück kehrt bevor der nächste Taktimpuls eintrifft. Die Folge ist, dass aufeinander folgende Entscheidungen des Komparators nicht mehr unabhängig sind. Folglich muss immer ein Kompromiss zwischen der Geschwindigkeit und der Empfindlichkeit gefunden werden. Der Entwurf ist ein Optimierungsprozess zwischen der maximalen Taktfrequenz und der Breite der Grauzone. Die hohe Empfindlichkeit, die für AD-Wandler notwendig ist, kann nur für relativ niedrige Frequenzen gewährleistet werden. Eine hohe Taktfrequenz führt zwangsläufig zu erhöhten Werten der Grauzone und damit zu verringerter Empfindlichkeit.

3.2.3.3 Untersuchung der maximalen Taktfrequenz in Abhängigkeit von der Temperatur

Im Allgemeinen steigt die Grauzone mit der Erhöhung der Temperatur aufgrund der Beziehung zwischen der Temperatur und dem thermischen Rauschen [95, 104, 105]. Im vorherigen Abschnitt wurden die Simulationen der Schaltung nach Abbildung 3.5 für die Temperatur 4,2 K durchgeführt. Hier wurden die Berechnungen für die Temperaturen (2 K and 8 K) wiederholt, um die oben genannte Taktfrequenz f_{max} zu erhalten. Die Abhängigkeit der maximalen Taktfrequenz von der Grauzone wird für verschiedene Temperaturen in Abbildung 3.15 dargestellt. Es bestätigt sich die bekannte Tatsache,



Abbildung 3.15: Die Taktfrequenz f_{max} gegen die Grauzone für verschiedene Temperaturen. Die Punkte entsprechen der Simulation und die Kurven den Anpassungskurven, die mit Hilfe der Ausgleichsfunktion (Gleichung (3.8)) erzeugt wurden.

dass die Breite der Grauzone durch die Reduzierung der Temperatur reduziert werden kann. Im Simulator wird das Rauschen als Rauschstrom anhand der folgenden Gleichung berücksichtigt.

$$i_n = \sqrt{\frac{4k_B T B}{R}}.$$
(3.7)

 k_B ist die Boltzmann-Konstante, T ist die Temperatur und B ist die Bandbreite. Folglich kann die Empfindlichkeit eines AD-Wandlers durch Reduzierung der Temperatur verbessert werden. Um die Abhängigkeit der maximalen Taktfrequenz von der Grauzone und der Temperatur mathematisch zu beschreiben, wird die folgende Ausgleichsfunktion $f_{\text{max}-a}$ verwendet:

$$f_{\max} \approx f_{\max-a}(GZ, T) = A_0 + A_1 \cdot GZ + A_2 \cdot T + A_3 \cdot GZ^2 + A_4 \cdot GZ \cdot T + A_5 \cdot T^2, \quad (3.8)$$

Mit Hilfe der Methode der kleinsten Quadrate wurden mit MATLAB die Koeffizienten bestimmt. Im Ergebnis erhält man die folgende Gleichung:

$$\frac{f_{\max-a}(GZ,T)}{GHz} = 4,9066 + 3,5342 \cdot \frac{GZ}{\mu A} - 3,1323 \cdot \frac{T}{K} - 0,1559 \cdot \left(\frac{GZ}{\mu A}\right)^2 + 0,1022 \cdot \frac{GZ}{\mu A} \cdot \frac{T}{K} + 0,1112 \cdot \left(\frac{T}{K}\right)^2.$$
(3.9)

Mit Hilfe der Gleichung (3.9) kann man auch die Abhängigkeit zwischen der maximalen Frequenz f_{max} und der Temperatur bestimmen. Abbildung 3.16 zeigt diesen Zusammenhang für zwei Werte der Grauzone ($GZ = 5 \,\mu\text{A}$ und $GZ = 7 \,\mu\text{A}$).

Abbildung 3.17 stellt die Simulation für die Beziehung zwischen der maximalen Taktfrequenz f_{max} und dem Biasstrom für verschiedene Temperaturen dar. Diese Beziehung wird mit Hilfe der Approximation mathematisch durch die Gleichung (3.10) ausgedrückt. Es wird deutlich, dass f_{max} unabhängig von der Temperatur und damit unabhängig vom thermischen Rauschen auch ist.

$$\frac{f_{\max}(I_{b1})}{\text{GHz}} = -127,75 + 1,85 \cdot \frac{I_{b1}}{\mu \text{A}} - 0,006 \cdot \left(\frac{I_{b1}}{\mu \text{A}}\right)^2$$
(3.10)

Dieses Ergebnis bestätigt, dass f_{max} nicht allein durch das thermische Rauschen bestimmt wird sondern auch durch die dynamischen Eigenschaften des Komparators.



Abbildung 3.16: Die Taktfrequenz f_{max} gegen die Temperatur für zwei Werte der Grauzone $GZ = 5 \,\mu A$ und $GZ = 7 \,\mu A$.



Abbildung 3.17: Maximale Taktfrequenz f_{max} gegen Biasstrom I_{b1} für verschiedene Temperaturen.

3.2.4 Praktische Relevanz

3.2.4.1 Komparator mit Ausgangserweiterung

Die Grauzone ist ein Maß für die Empfindlichkeit des Eingangs. In den letzten Jahren war der Josephson-Komparator das Thema von vielen Untersuchungen. Eine umfassende experimentelle Analyse wurde in [106] veröffentlicht, die für einen Komparator im Herstellungsprozess mit einer kritischen Stromdichte von 1 kA/cm^2 durchgeführt wurde.

In dieser Studie wurde der Komparator ohne Schnittstelle zur supraleitenden Elektronik (Ausgangserweiterung) untersucht (siehe Abbildung 3.5). Für praktische Anwendungen der Komparatoren, z. B. AD-Wandler oder supraleitende Elektronik, muss das Ausgangssignal der supraleitenden Schaltung verarbeitet werden. Deshalb wird eine Schnittstelle zur supraleitenden Elektronik, die eine angepasste Josephson-Übertragungsleitung ist, an den Komparator angeschlossen. Folglich muss der Komparator in realen Anwendungen eine niedrige Impedanz-Last betreiben. Der Gewinn der Untersuchung der Komparatorschaltung mit einer Schnittstelle zur supraleitenden Elektronik ist, dass die Leistung des Komparators zusammen mit einem peripheren Gerät analysiert wird, um die Informationen vom Komparator auszulesen.

Die Simulationsergebnisse der Komparatorschaltung (Abbildung 3.5) mit $I_{b1} = 170 \,\mu \text{A}$ stimmen gut mit den experimentell ermittelten Daten in [106] überein, wenn die Schnittstelle nicht berücksichtigt wird. Abbildung 3.18 zeigt die entsprechenden Simulationsergebnisse. Die Grauzone bleibt konstant bis zu einer Taktfrequenz von 35 GHz. Für höhere Frequenzen nimmt die Grauzone zu. Folglich schränkt der Komparator, wenn sein Ausgang unbelastet ist, die maximale charakteristische Frequenz einer supraleitenden Schaltung auf $f_c = I_c \cdot R_n/3\Phi_0$ ($f_c = 41 \,\text{GHz}$ [107]) ein. Das Verhältnis zwischen der oben gennanten maximalen Taktfrequenz f_{max} und der charakteristischen Frequenz f_c ist toplogieabhängig. In Abbildung 3.18 sind f_{max} und f_c eingezeichnet. Alle praktisch realisierten Schaltungen (besonders komplexe Schaltungen) in der Technologie mit einer kritischen Stromdichte von $1 \,\mathrm{kA/cm^2}$ besitzen eine maximale Taktfrequenz kleiner als 30 GHz. Um die Auswirkung auf die Energieeffizienz zu deuten, wird das folgende Beispiel angenommen. Beim Schaltvorgang eines Josephson-Kontaktes in einer supraleitenden Schleife fließt ein Kreisstrom I in der Induktivität L. Damit die Schaltung zuverläss2ig arbeitet, muss die Stromänderung viel größer als die Grauzone sein, d. h. $\Delta I \gg GZ$. Diese Stromänderung wird anhand der Gleichung $\Delta I = \Phi_0/L$ berechnet, wobei L die Induktivität der supraleitenden Schleife ist. Die gespeicherte Energie in der Induktivität ist anhand der Gleichung (3.11) gegeben:

$$E = \frac{1}{2}LI^2.$$
 (3.11)

Wenn die Grauzone größer wird, ist die nötige Energieänderung (Gleichung (3.12)) bezüglich der Stromänderung für die gleiche Zuverlässigkeit größer.

$$\Delta E = \frac{1}{2}L(\Delta I)^2 \tag{3.12}$$

Bis zur f_{max} ist die Grauzone konstant und somit auch die nötige Schaltenergie. Wird die Grauzone größer, nimmt die nötige Energie gemäß Gleichung (3.12) zu. In anderen Worten können die Komparatoren bis zur f_{max} mit der gleichen Grauzone und Energieeffizienz betrieben werden. Über f_{max} ist es auch möglich die Komparatoren zu betreiben aber zu einem höhen Preis: weniger Empfindlichkeit und mehr Energie.

Um den internen Mechanismus, der zur Zunahme der Grauzone führt, zu verstehen



Abbildung 3.18: Simulationsergebnisse der untersuchten Schaltung ohne Ausgangserweiterung (siehe Abbildung 3.5).

und den Einfluss der Schnittstelle zur supraleitenden Elektronik auf den Komparator zu demonstrieren, werden Simulationen im Zeitbereich bei $I_{b1} = 120 \,\mu\text{A}$ für Taktfrequenzen $f = 10 \,\text{GHz}$ (siehe Abbildung 3.19) und $f = 25 \,\text{GHz}$ (siehe Abbildung 3.20) durchgeführt.

Zum Erreichen einer deutlichen Darstellung, wird die Zeitsimulation ohne Rauschen durchgeführt. Die Abbildungen 3.19, 3.20 zeigen die Spannung über J₁ und J₃ des Komparators und den Strom, der durch die Induktivität L_3 fließt (siehe Abbildung 3.5). Für niedrige Frequenzen, z. B. f = 10 GHz, und einen Biasstrom $I_{b1} = 120 \,\mu$ A hat der Komparator genug Zeit, in den stabilen Zustand zurückzukehren und um den Strom durch L_3 abzuführen. Das ist nicht der Fall für hohe Frequenzen. Wie man in Abbildung 3.20 erkennt, fließt durch L_3 noch ein Strom, der größer als im initialen Zustand ist, während der nächste Taktimpuls den Komparator ansteuert. Der Strom in L_3 entlastet den Kontakt J₃, so dass J₂ für den nächsten Entscheidungsprozess zum Schalten bevorzugt wird. Dieser Effekt ergibt sich in Form einer Anti-Korrelation für hohe Frequenzen, d. h. die Möglichkeit des Schaltens von J₂ wird höher, wenn J₃ im vorherigen Schaltvorgang



Abbildung 3.19: Simulationsergebnisse des Komparators im Zeitbereich für $f_{clk} = 10 \text{ GHz}$.



Abbildung 3.20: Simulationsergebnisse des Komparators im Zeitbereich für $f_{clk} = 25 \text{ GHz}$.

schaltet. Folglich ist die Entscheidung des Komparators für höhere Frequenzen nicht balanciert. In früheren Untersuchungen [94, 106] wurden beim balanacierten Komparator Kontakte mit gleichem kritischen Strom verwendet. Damals [108, 109] wurde der Ausgang des Komparators nicht mit einer supraleitenden Schaltung ausgelesen, sondern mit einem hochohmigen Verstärker gemessen, um eine einfache Schaltung zu haben. Es wurde lediglich die mittlere Ausgangsspannung gemessen. Folglich musste der Strom, der über J_2 fließt, auch über J_3 fließen. Wenn beide Kontakte den gleichen I_c haben, schaltet jeder Kontakt mit einer Wahrscheinlichkeit von 50% und somit sind die Kontakte des Kompators balanciert. Im Gegensatz dazu wurde in der in dieser Arbeit untersuchten Komparatorschaltung eine reale Ausgangsschaltung benutzt. Über diesen Ausgang kann auch ein Strom hine
in oder heraus fließen. Also muss nicht mehr der Strom, der über
 ${\rm J}_2$ fließt, auch zwangsläufig über J_3 fließen. Es ist nicht wichtig, ob die I_c der beiden Kontakte gleich sind oder nicht. In einer solchen Struktur kann wenigstens ein Arbeitspunkt gefunden werden, in dem die Schaltwahrscheinlichkeit der beiden Kontakte gleich ist. Dieser Punkt hängt aber auch von den Biasströmen I_{b1} und I_{b2} ab. Wenn man also alle Ströme genau einstellt, kann man auch in der untersuchten Struktur den balancierten Fall einstellen. Im Falle der Schaltwahrscheinlichkeit 50% für beide Kontakte bei hohen Frequenzen setzt eine Korrelation aufeinanderfolgender Impulse ein. Der Komparator wird angesteuert, bevor der Komparator zum initialen Zustand zurückgekehrt ist. Das zeigt sich in einer verzerrten Übergangskurve, z. B. mit einem Plateau. Der Effekt kann nur durch die steigende Schaltgeschwindigkeit des Komparators und durch die Schnittstelle zur Elektronik vermieden werden.

3.2.4.2 Praktische Limitierung durch Rauschen

In Abbildung 3.10 kann man sehen, dass die Grauzone ein Minimum besitzt und für kleine und große Biasströme ansteigt. Hauptsächlich wird dieser minimale Wert durch das thermische Rauschen begrenzt. Wenn der Biasstrom in der Schaltung klein ist, erhalten die Kontakte J₂, J₃ nicht genug Strom um zu schalten. Das Flussquant wird in der Schleife $(J_1, L_{2A}, L_{2B}, J_2, J_3)$ gespeichert und es kommt nicht zum Entscheidungsprozess. Der zusätzliche Kreisstrom wirkt wie ein zusätzlicher Biasstrom für die nächste Entscheidung. Bei Temperatur 4,2 K erhält man eine minimale Grauzone von etwa 2 μ A [94]. Die Dynamik des Josephson-Kontaktes wird sowohl durch Quantenrauschen als auch durch das thermische Rauschen beeinflusst. In der Schaltung des Josephson-Komparators wird der Rauschstrom der beiden Dämpfungswiderstände mit dem Eingangsstrom addiert, was die Empfindlichkeit des Josephson-Komparators limitiert. Bei der Temperatur 4,2 K ist das Johnson-Nyquist-Rauschen [104,110] der Widerstände die dominierende Rauschquelle. Im Vergleich dazu liefert das Quantenlimit bei der Temperatur 300 mK eine Grauzone von 377 nA [111,112] und diese Grauzone wird nur durch die Quantenschwankungen erzeugt. Um dieses theoretische Ergebnis zu erhalten, muss man den Einfluss aller Widerstände vermeiden. Da man nicht auf die Dämpfungswiderstände verzichten kann, wäre dieses Ergebnis möglich, indem die Schaltung auf das Quantenlimit abgekühlt wird [112]. Abbildung 3.21 zeigt den Grauzonenverlauf sowie das Rauschlimit und das Quantenlimit. Für diese Temperatur liegen das Rauschlimit und das Quantenlimit übereinander.



Abbildung 3.21: Praktische Limitierung durch Rauschen.

3.2.5 Experimentelle Analyse der Abhängigkeit zwischen dem Biasstrom und der Empfindlichkeit eines Josephson-Komparators

Eine Komparatorschaltung wurde experimentell untersucht, um die Abhängigkeit zwischen dem Biasstrom und der Grauzone zu analysieren und diese Abhängigkeit durch die Messungen zu bestätigen. Die experimentelle Bestätigung ermöglicht die Ableitung von Entwurfsregeln für einen verbesserten Komparatorentwurf. In Abbildung 3.22(a) repräsentieren die Spannungsquellen in Reihe mit den on-chip-Widerständen die Biasstromquellen. Taktimpulse betreiben die Komparatorschaltung und werden zum Komparator durch das Schalten von J₁ übertragen. Das Schaltungslayout wird in Abbildung 3.22(b) gezeigt [113].

3.2.5.1 Ergebnisse des Experiments

In Abbildung 3.23 wird das Blockschaltbild der Experimentierumgebung gezeigt. Sie besteht aus der Komparatorschaltung (comp), einem DC/SFQ-Wandler, der die Taktimpulse erzeugt und Josephson-Übertragungsleitungen, die zur Entkopplung zwischen dem Komparator und dem DC/SFQ-Wandler dienen und zur Übertragung der Taktimpulse. Der SFQ/DC-Wandler transformiert SFQ-Impulse in eine Ausgangsspannung, die mittels konventioneller Elektronik auslesbar ist. Für die Simulation wird kein SFQ/DC-Wandler



Abbildung 3.22: (a) Die untersuchte Schaltung eines Josephson-Komparators. (b) Das Layout des Josephson-Komparators. Die Eingänge und die Ausgänge entsprechen (a) [113].

verwendet, sondern ein Widerstand von 0.7Ω für einen reflexionsfreien Abschluss. Die Biasversorgung liefert die Biasströme für alle Schaltungsteile. $I_{\rm comp}$ repräsentiert die Biasstromquelle, durch die I_{b1} gesteuert wird. Im Experiment wird für jeden Punkt in



Abbildung 3.23: Blockschaltbild der Experimentierumgebung.

Abbildung 3.24 die Schaltwahrscheinlichkeit des Josephson-Kontaktes J₃ in Abhängigkeit vom Eingangsstrom $I_{\rm in}$ für verschiedene Werte des Biasstromes $I_{\rm comp}$ gemessen. Dazu werden die SFQ-Ausgangsimpulse gezählt und zur Anzahl der Taktimpulse am Eingang im Verhältnis gesetzt. Die Messung der Grauzone erfolgt mit dem im Folgenden beschriebenen Messaufbau. Der Messaufbau besteht aus einem Probenstab, in dem der Chip des Komparators eingebaut wird und der in flüssiges Helium getaucht wird, was für eine Temperatur von 4,2 K während des Experiments sorgt. Mit rechnergesteuerten Stromquellen lassen sich der Biasstrom und der Eingangsstrom einstellen. Ein wichtiger Teil des Messaufbaus ist der digitale Signalprozessor, der ein rechteckförmiges Taktsignal mit 50 kHz erzeugt. Dieses Taktsignal wird in den DC/SFQ-Wandler eingespeist, der es in SFQ-Impulse umwandelt. Manuelle Stromquellen werden benutzt, um die Biasströme der Schnittstellen zu steuern. Das Experiment wird bei einer Taktfrequenz von 50 kHz durchgeführt, während die Simulation bei den Taktfrequenzen 0,5/ 1/ 2/ 4/ 8/ 10 GHz erfolgt. Abbildung 3.24 zeigt die Messergebnisse im Vergleich zur Simulation [113]. Darin erkennt



Abbildung 3.24: Messergebnisse im Vergleich zur Simulation [113].

man die gute Übereinstimmung zwischen dem Experiment bei 50 kHz und der Simulation bei 500 MHz. Wie die Gleichung (3.13) zeigt, nimmt die charakteristische Frequenz für den IPHT-Prozess mit einer Stromdichte von 1 kA/cm² einen Wert von 41 GHz an und somit ist das Verhältnis $\frac{f_{\rm clk}}{f_c} = \frac{500 \text{MHz}}{41 \text{GHz}} \approx 0,01.$

$$f_c = \frac{I_c \cdot R_n}{3\Phi_0} \tag{3.13}$$

Die Dynamik aller Prozesse am Josephson-Kontakt in der Schaltung sind wesentlich schneller als der zeitliche Abstand der Taktimpulse. Daher gilt für 50 kHz und 500 MHz

gleicher Maßen, dass dynamische Wechselwirkungen innerhalb der Schaltung keine Einflüsse haben. Die Zeitkonstante eines Josephson-Kontaktes τ_{JJ} wird mit Hilfe der folgenden Gleichung [114]:

$$\tau_{\rm JJ} = \frac{\Phi_0}{2I_c R_n},\tag{3.14}$$

berechnet. Diese Zeitkonstante, die Zeitkonstante $\tau_{LR} = \frac{L}{R}$, und Zeitkonstante des Taktes $\tau_{clk} = \frac{1}{f_{clk}}$ sind in der Tabelle 3.3 für den Prozess mit einer Stromdichte von 1 kA/cm² dargestellt.

$\tau_{\rm JJ}~[{\rm ps}]$	$\tau_{LR} = \frac{L}{R} \text{ [ps]}$	$\tau_{\rm clk} [{\rm ps}]$
4	4	2000

Tabelle 3.3: Zeitkonstanten für den Komparator nach Abbildung 3.22 für die Taktfrequenz 500 MHz.

Aus der Tabelle kann entnommen werden, dass der Takt sehr langsam ist im Vergleich zu der Zeitkonstante des Josephson-Kontaktes. Abbildung 3.24 zeigt das deutlich. Die Kurven von 500 MHz und 50 kHz sind praktisch identisch. Die kritischen Ströme I_{c2} und I_{c3} wurden in der Simulation um 1,5% korrigiert um den Biaspunkt anzupassen. Diese Anpassung hat keinen Einfluss auf die Grauzone.

Wenn man die Werte der minimalen Grauzone aus Abbildung 3.24 abliest und in Abhängigkeit von der Taktfrequenz darstellt, bekommt man eine lineare Abhängigkeit zwischen der Grauzone und der Taktfrequenz, welche mit Hilfe der Anpassung wie in Abbildung 3.25 dargestellt wird. Die lineare Abhängigkeit wird durch die Gleichung (3.15) approximiert.

$$GZ_{\min}[\mu A] = 0,33 \cdot f_{clk}[GHz] + 1,44.$$
 (3.15)

Diese lineare Abhängigkeit bemerkt man bei anderen Technologien auch, z. B. bei dem AIST-Prozess mit einer kritischen Stromdichte von $2,5 \text{ kA/cm}^2$. Mit freundlicher Genehmigung von Dr. Ortlepp werden Messpunkte aus [115] entnommen, um die Abhängigkeit zwischen der Grauzone und der Taktfrequenz für den Prozess mit einer kritischen Stromdichte von $2,5 \text{ kA/cm}^2$ zu überprüfen. Die oben genannte lineare Abhängigkeit anhand der Gleichung (3.16) wurde bestätigt. Abbildung 3.26 stellt diese Abhängigkeit deutlich dar.

$$GZ_{\min}[\mu A] = 0,37 \cdot f_{clk}[GHz] + 2,22$$
 (3.16)

Die charakteristische Frequenz einer supraleitenden Schaltung wird mit Hilfe der Glei-



Abbildung 3.25: Die Abhängigkeit zwischen der minimalen Grauzone und der Taktfrequenz bei der Simulation und dem Experiment für den IPHT-Prozess mit einer kritischen Stromdichte von 1 kA/cm^2 .



Abbildung 3.26: Die Abhängigkeit zwischen der minimalen Grauzone und der Taktfrequenz bei der Simulation und dem Experiment für die Prozesse mit kritischen Stromdichten von 1 kA/cm^2 [12] und $2,5 \text{ kA/cm}^2$ [115].

chung (3.13) angegeben wie im Abschnitt 3.2.4.1 erwähnt wurde. Die folgende Tabelle 3.4 stellt die Werte der charakteristischen Frequenz für zwei kritische Stromdichten 1 kA/cm^2 und 2,5 kA/cm² in unterschiedlichen Herstellungsprozessen. Wenn x-Achse und y-Achse in Abbildung 3.26 durch f_c normiert werden, liegen die Linien aufeinander d. h. die Normierung mit der charakteristischen Frequenz ergibt einen allgemeinen Zusammenhang zwischen Taktfrequenz und Grauzone, wie in Abbildung 3.27 dargestellt wird. Dieser

Technologie	$J_c \; [\mathrm{kA/cm^2}]$	$I_c \cdot R_n \; [\mu \mathrm{V}]$	f_c [GHz]
IPHT, Hypres	1	256	41
MiT-LincolnLab [102], AIST [116]	2,5	388	62

Tabelle 3.4: Die Werte der charakteristischen Frequenz für zwei kritischen Stromdichten 1 kA/cm^2 und 2.5 kA/cm^2 in unterschiedlichen Produktionsprozessen.

Zusammenhang zwischen der normierten minimalen Grauzone $GZ^* = \frac{GZ}{f_c}$ und dem Frequenzverhältnis $\alpha = \frac{f_{\text{clk}}}{f_c}$ (normierte Taktfrequenz) wird durch eine lineare Funktion in der Gleichung (3.17) beschrieben.



Abbildung 3.27: Abhängigkeit zwischen der minimalen Grauzone und der Taktfrequenz mit Normierung bei der Simulation und dem Experiment für zwei Technologien.

$$\frac{GZ}{f_c} \cdot \frac{\text{GHz}}{\mu \text{A}} = 0,37 \cdot \frac{f_{\text{clk}}}{f_c} + 0,035$$
(3.17)

Die physikalische Grundlage für diese Normierung liegt im Frequenzgang der Rauschleistung eines idealen Widerstandes, welcher in Abbildung 3.28 dargestellt ist. In den supraleitenden Schaltungen der untersuchten Komparatoren sind die Widerstände zu Josephson-Kontakten und Kapazitäten parallel. Deshalb hat man die Wirkung eines Tiefpassfilters, der die Wirkung des Widerstandsrausches einschränkt. Der Widerstand erzeugt ein ideales weißes Rauschen, welches auf den Josephson-Kontakt und dessen Kapazität C_J wirkt. Bei niedrigen Frequenzen wirkt der Rauschstrom auf den idealen Tunnelkontakt. Bei hohen Frequenzen wirkt der Rauschstrom auf die Kapazität des



Abbildung 3.28: Frequenzgang der Rauschleistung. f_{p1} und f_{p2} werden durch die jeweilige Technologie für die Josephson-Kontakte bestimmt, durch den RC-Tiefpass des realen Josephson-Kontaktes verändert, d. h. speziell durch die kritische Stromdichte J_c . Die obere Grenzfrequenz wird nur durch die Temperatur T verändert und resultiert aus dem Planckschen Strahlungsgesetz.

Josephson-Kontaktes. Der Josephson-Kontakt selbst reagiert nur auf Rauschen bis zu einer Frequenz von $\frac{1}{\tau_{JJ}}$ (Gleichung (3.14)) [114]. Wenn $\frac{1}{\tau_{JJ}}$ für beide Prozesse unterhalb der Grenzfrequenz f_G liegt, resultiert für einen schnelleren Josephson-Kontakt somit ein höherer Einfluss des thermischen Rauschens. Um die Grenzfrequenz f_G abzuschätzen, kann man im einfachsten Fall die Zeitkonstant $R \cdot C_J$ verwenden. Für Josephson-Kontakte mit einer Stromdichte von 1 kA/cm² ergibt sich ein typischer Widerstand von $R \approx 1 \Omega$ und $C_J \approx 1,3$ pF. Daraus folgt $f_G = \frac{1}{R \cdot C_J} \approx 770$ GHz. Tabelle 3.5 zeigt die Werte von $\frac{1}{\tau_{JJ}}$ für die Prozesse mit kritischen Stromdichten von 1 kA/cm² und 2,5 kA/cm². Aus der Tabelle

Prozess	$J_c \; [{\rm kA/cm^2}]$	$\tau_{\rm JJ} \ [{\rm ps}]$	$\frac{1}{\tau_{\rm JJ}}$ [GHz]
1	1	4	250
2	2,5	2,67	375

Tabelle 3.5: Die Werte von $\frac{1}{\tau_{JJ}}$ für zwei Technologien mit Stromdichten von 1 kA/cm^2 und 2.5 kA/cm^2 .

ist deutlich zu sehen, dass $\frac{1}{\tau_{JJ}}$ für die beiden Prozesse deutlich unterhalb der Grenzfrequenz $f_G = 770 \text{ GHz}$ liegt. In Abbildung 3.28 sieht man deutlich, dass der Einfluss des Rauschens für einen Prozess mit einer kritischen Stromdichte von 2,5 kA/cm² (p2) größer als auf den Prozess mit einer kritischen Stromdichte von 1 kA/cm² (p1) ist.

3.2.6 Entwurfsregeln für Komparatoren

In diesem Abschnitt werden die vorherigen Untersuchungen des Josephson-Komparators genutzt, um Entwurfsregeln abzuleiten. Die Tabelle 3.6 fasst die Ergebnisse dieser Untersuchungen zusammen. Die Untersuchung der Grauzone in Abhängigkeit vom Biasstrom $I_{\rm b1}$ ermöglicht eine minimale Grauzone für einen empfindlichen Komparator mit einem bestimmten Wert von $I_{\rm b1}$. Die Abhängigkeit der Grauzone von der Taktfrequenz liefert eine maximale Taktfrequenz $f_{\rm max}$, bis zu der die Grauzone nur vom thermischen Rauschen abhängt und konstant bleibt. Oberhalb von $f_{\rm max}$ nimmt die Grauzone zu, da eine Korrelation zwischen aufeinanderfolgenden Entscheidungen des Josephson-Komparators entsteht.

Untersuchung	Abhängigkeit	
GZ als Funktion von $I_{\rm b1}$	Es gibt eine minimale Grauzone	
	bei einem bestimmten Wert von I_{b1} .	
GZ als Funktion von $f_{\rm clk}$	GZ bleibt konstant bis $f_{\rm max}$ und	
	danach wird GZ größer.	
$f_{\rm max}$ als Funktion von GZ	$f_{\text{max}}[\text{GHz}] = -5,9622 + 4,1279 \cdot GZ[\mu\text{A}]$	
	$-0,18205\cdot GZ^2$ für $2\mu\mathrm{A}{<}GZ{<}9\mu\mathrm{A}$	
$f_{\rm max}$ als Funktion von GZ, T	f_{max} nimmt zu, wenn GZ und T größer werden.	
$f_{\rm max}$ als Funktion von T	$f_{\rm max}$ ist unabhängig von T .	
$f_{\rm max}$ als Funktion von $I_{\rm b1}$	$f_{\rm max}$ nimmt zu, wenn $I_{\rm b1}$ größer wird.	
$\frac{GZ}{f_c}$ als Function von $\frac{f_{clk}}{f_c}$	$\frac{GZ}{f_c} \cdot \frac{\text{GHz}}{\mu \text{A}} = 0,37 \cdot \frac{f_{\text{clk}}}{f_c} + 0,035$	

Tabelle 3.6: Zusammenstellung verschiedener Parameterabängigkeiten für den Josephson-Komparator.

Durch die Untersuchungen der Abhängigkeiten zwischen f_{max} einerseits und der Grauzone GZ, der Temperatur T, dem Biasstrom I_{b1} andererseits wurde eine proportionale Beziehung sowohl zwischen f_{max} und GZ als auch zwischen f_{max} und I_{b1} festgestellt, während f_{max} unabhängig von T ist. Die Normierung mit der charakteristischen Frequenz ergibt einen allgemeinen Zusammenhang zwischen Taktfrequenz und Grauzone.

3.3 Quasi-One-Junction-SQUID-Komparator

3.3.1 Elektrisches Ersatzschaltbild des QOJS-Komparators

Die Schaltung eines typischen QOJS-Komparators ist in Abbildung 3.29 gezeigt. Sie ist eine supraleitende Schleife, deren grundlegende Bestandteile die Kontakte J_1 , J_2 , die Induktivität L_1 und die parasitären Induktivitäten L_{2a} und L_{2b} sind [117]. Der kritische Strom von J_1 ist viel kleiner als der von J_2 ($I_{c1} \ll I_{c2}$). Die Dynamik der Schleife wird durch einen Kontakt (hier J_1) bestimmt. Der Kontakt J_2 dient zum Auslesen der Ausgangsdaten. Tabelle 3.7 zeigt verschiedene Verhältnisse I_{c1}/I_{c2} , wie sie in den Schal-



Abbildung 3.29: Quasi-one-Junction-SQUID-Komparator.

tungen in der Literatur benutzt wurden. Der Eingangsstrom I_{in} repräsentiert das analoge

Literatur	Autor	$I_{c1}[\mu A]$	$I_{c2}[\mu A]$	I_{c1}/I_{c2}
[91]	Ko-Van Duzer	-	-	1/10
[118]	Ko	100	1000	1/10
[119]	Bozbey	30	90	1/3
[85]	Suzuki	100	500	1/5
[120]	Miyajima	30	90	1/3
Diese Arbeit	Haddad	150	450	1/3

Tabelle 3.7: Verschiedene Werte von I_{c1}/I_{c2} in der Literatur.

Eingangssignal. Er fließt in L_1 und erzeugt dabei eine Phasendifferenz. Folglich wird ein Flussquant in der supraleitenden Schleife erzeugt, welches, zusammen mit dem Biasstrom I_{b1} , den Kontakt J₂ zum Schalten bringt und einen Spannungsimpuls (auch SFQ-Impuls genannt) am Ausgang erzeugt. Fließt der Eingangsstrom in die entgegengesetzte Richtung, wird kein Spannungsimpuls am Ausgang erzeugt. Die Kontakte J_2 und J_5 bilden einen Komparator, der von Eingangssignal gesteuert wird. Mit jedem Taktimpuls am Takteingang muss einer der beiden Kontakte J_2 oder J_5 schalten. Wenn der kritische Strom von J_2 bei einem Taktimpuls überschritten wird, schaltet er und ein SFQ-Impuls wird am Ausgang erzeugt. Andernfalls schaltet J_5 und erzeugt keinen SFQ-Impuls am Ausgang. Das Schalten von J_2 entspricht dem logischen Zustand 1 und das Schalten von J_5 entspricht einem logischen Zustand 0. J_5 ist ein Streuungskontakt und schaltet immer, wenn J_2 nicht schaltet, wobei das Flussquant die Schaltung durch diesen Kontakt verlässt. Abbildung 3.30 stellt die simulierte Schaltung des QOJS-Komparators dar, wobei Abbildung 3.29 die Kernschaltung davon repräsentiert. J_2, L_3 and J_3 bilden eine Josephson-Übertragungsleitung (JTL), die für die Übertragung der Ausgangsdaten zur nächsten Stufe dient. Die Parameter der Eingangsstufe wurden so ausgewählt, dass der



Abbildung 3.30: Die simulierte Schaltung des 1bit-QOJS-Komparators.

Hauptteil des Eingangsstromes durch die Komparatorkontakte J_2 und J_5 fließt und ein geringer Teil durch die Induktivität L_1 . Dies ergibt sich aus einem hohen Wert der Induktivität L_1 und einem Kontakt J_1 mit einem relativ kleinen Wert des kritischen Stromes I_{c1} . Das Schaltverhalten von J_1 ist periodisch im Verhältnis zur Amplitude des Eingangsstromes. Durch die Periodizität des QOJS ist ebenfalls jeder innerhalb der Schaltung fließende Strom periodisch im Bezug auf die Amplitude des Eingangsstromes. Bei einer bestimmten Amplitude des Eingangsstromes wird der I_{c1} überschritten, sodass J_1 einmal schaltet und ein Flussquant in die Schleife $L_{ges} = L_1 - L_{2a} - J_1 - L_{2b} - J_2 - L_{g2}$ hinein lässt. Der dabei induzierte Strom ist seiner Ursache entgegengesetzt und reduziert den in J₁ fließenden Strom um $\Delta I = \frac{\Phi_0}{L_{ges}}$. Damit verhält sich die ganze Schaltung periodisch in Bezug auf den Eingangsstrom. Die für den Komparator verwendete Simulationsumgebung wurde für den QOJS-Komparator auch verwendet, wobei der Komparator (comp) durch QOJS-Komparator ausgetauscht wurde (Abbildung 3.6).

3.3.2 Kenngrößen des QOJS-Komparators

3.3.2.1 Grauzone des QOJS-Komparators

Die Periodizität des QOJS-Komparators zählt zu den wichtigen Eigenschaften dieses Komparators. Dadurch weist der QOJS-Komparator zwei Grauzonen auf, eine (GZ1) beim Übergangsbereich 1-0 und die andere (GZ2) beim 0-1 Übergangsbereich, wie in der Abbildung 3.31 schematisch gezeigt wird. Die Periode des Eingangsstromes wird mit Hilfe der Formel Φ_0/L_1 berechnet. Für die untersuchte Schaltung ist diese Periode 1 mA. Um die Grauzone GZ2 zwischen den Zuständen B und C (siehe Abbildung 3.31)



Abbildung 3.31: Schematische Darstellung der Periodizität des QOJS-Komparators mit den Grauzonen.

zu berechnen, wurde die Simulation der Übergangsfunktion (Schaltwahrscheinlichkeit in Abhängigkeit vom Eingangsstrom) ausgeführt und mit Hilfe der Fehlerfunktion "erf" als Approximationsfunktion, wie in der Gleichung (3.18) beschrieben, berechnet.

$$p_{BC}(I_{\rm in}) = 0, 5 + 0, 5 \cdot \operatorname{erf}\left((I_{\rm in} - I_{\rm th}) \cdot \frac{\sqrt{\pi}}{GZ}\right)$$
 (3.18)

Für den Bereich A-B wurde die komplementäre Fehlerfunktion "erfc"als Approximationsfunktion genutzt, um GZ1 zu berechnen, wie in der Gleichung (3.19) gezeigt wird.

$$p_{AB}(I_{\rm in}) = 0, 5 \cdot \operatorname{erfc}\left((I_{\rm in} - I_{\rm th}) \cdot \frac{\sqrt{\pi}}{GZ}\right)$$
(3.19)

Abbildung 3.32 zeigt das periodische Verhalten des QOJS-Komparators bei den Temperatur von 4,2 K. Der abgelesene Wert der Periode in der Abbildung beträgt 1,035 mA und stimmt mit dem berechneten Wert $\Phi_0/L_1 = 1$ mA gut überein.



Abbildung 3.32: Simuliertes periodisches Verhalten des QOJS-Komparators.

Um die Grauzonen GZ1 und GZ2 in Abbildung 3.32 vergleichen zu können, werden die Übergangsbereiche 1-0 (A-B) und 0-1 (B-C) in zwei Abbildungen (Abbildung 3.33(a) und 3.33(b)) gegeneinander dargestellt. Der Kurvenverlauf wird durch die bereits genannten Fehlerfunktionen approximiert.

3.3.2.2 Verzögerung der Signalübertragung am QOJS-Komparator

Die Verzögerung bezeichnet die Zeit zwischen einem Taktimpuls am Eingang und einem Impuls am Ausgang. Abbildung 3.34 zeigt simulierte Taktimpulse und Ausgangsimpulse mit einer Verzögerung von 5,35 ps. Diese Verzögerung ist nur bei einer logischen 1 sinnvoll bestimmbar.



Abbildung 3.33: Grauzonenberechnung (a) Übergangsbereich 1-0 entspricht A in Abbildung 3.32, (b) Übergangsbereich 0-1 entspricht B in Abbildung 3.32.



Abbildung 3.34: Transiente Simulation der Spannungsimpulse des Takt- und des Ausgangssignals.

3.3.2.3 Maximale Taktfrequenz des QOJS-Komparators

Die maximale Taktfrequenz $f_{\rm max}$, die für Josephson-Komparator im Abschnitt 3.2.3.2 diskutiert wurde, wird für den QOJS-Komparator untersucht. Wenn die maximale Taktfrequenz $f_{\rm max}$ erreicht wird, wird die Schaltung übersteuert und verliert dabei ihre Funktionalität. Die Abbildung 3.35 stellt die Grauzone gegenüber der Taktfrequenz dar. Die Taktfrequenz wurde in der Simulation von 5 bis 40 GHz variiert. Dabei ergibt sich, dass die Grauzone in der 1 kA/cm² IPHT-Technolgie bis zu einer Taktfrequenz $f_{\rm max}$ von 20 GHz als konstant angesehen werden kann und ab 20 GHz zunimmt. Bei der Technologie des
AIST mit einer kritischen Stromdichte von 10 kA/cm^2 kann der QOJS-Komparator bis zu einer Taktfrequnz f_{max} von 80 GHz, ohne die Empfindlichkeit zu beeinflussen, betrieben werden. Bei der Technologie mit einer kritischen Stromdichte von 30 kA/cm^2 des CEA bleibt die Grauzone konstant bis $f_{\text{max}}=70 \text{ GHz}$. Die Parameter der Technologien sind in der Tabelle 3.1 gezeigt.



Abbildung 3.35: Die Grauzone des QOJS-Komparators in Abhängigkeit von der Taktfrequenz für drei Technologien. Als Beispiel hier wurde GZ2 dargestellt, weil der Unterschied beim Übergang 0-1 deutlicher hervor tritt.

3.3.3 Einflussgrößen auf das Verhalten des QOJS-Komparators

3.3.3.1 Temperatur

Abbildung 3.36 stellt die Abhängigkeit der Grauzone von der Temperatur dar. Man erkennt, dass die Grauzone mit Zunahme der Temperatur linear zunimmt. Die simulierten Übergangskurven von QOJS-Komparator für unterschiedliche Temperaturen sind in Abbildung 3.37 dargestellt. Es ist zu erkennen, dass der Strombereich zwischen den beiden Übergangskurven gleich breit bleibt, weil diese Breite nur vom kritischen Strom I_c und von der Induktivität L abhängig ist. Die Anstiege in den Übergangskurven sind abhängig und somit die Periode. In Abbildung 3.36 ist der Zusammenhang beider Grauzonen mit der Temperatur dargestellt. Wie man sieht, kann diese Abhängigkeit in guter Näherung durch eine lineare Funktion approximiert werden. Der Zusammenhang für den Bereich B- C wird durch die Gleichung (3.20) beschrieben. Der Zusammenhang für den Bereich A-B wird durch die Gleichung (3.21) beschrieben. Man sieht, dass die Werte der Grauzone vom B-C-Bereich größer als die vom A-B-Bereich sind.



Abbildung 3.36: Grauzone in Abhängigkeit von der Temperatur.

$$\frac{GZ}{\mu A} = 3,39 \cdot \frac{T}{K} + 24,82 \tag{3.20}$$

$$\frac{GZ}{\mu A} = 1,34 \cdot \frac{T}{K} + 10,66 \tag{3.21}$$

3.3.3.2 Induktivität L_1

Die Grauzone wurde für verschiedene Werte von L_1 untersucht. Der Zusammenhang zwischen der Induktivität L_1 und der Grauzone ist in Abbildung 3.38 dargestellt.

Der Darstellung kann entnommen werden, dass in den meisten Fällen der 1-0 Übergang (A-B) eine deutlich kleinere Grauzone als der 0-1 Übergang (B-C) aufweist. Dies ändert sich aber für Induktivitätswerte $L_1 > 2, 2$ pH. Als Ursache für den Anstieg der Grauzone für Induktivitätswerte oberhalb von 2, 2 pH kann angenommen werden, dass ein zusätzlicher Mechanismus innerhalb der Schaltung einen Einfluss erhält. Die Abbildung 3.39 zeigt die Wahrscheinlichkeit in der Abhängigkeit vom Eingangsstrom für die oben genannten Werte von L_1 . Daraus kann man ablesen, dass die Grauzone für $L_1 = 2, 2$ pH am kleinsten ist. Um von diesem Übergangsbereich sicher entfernt zu sein, wird $L_1 = 2, 1$ pH als



Abbildung 3.37: Beide Übergangsbereiche des QOJS-Komparators in Abhängigkeit von der Temperatur.



Abbildung 3.38: Die Grauzone in Abhängigkeit von der Induktivität L_1 für beide Übergangsbereiche des QOJS-Komparators.

optimaler Wert bezüglich einer möglichst geringen Grauzone angenommen. Dieser Induktivitätswert stellt sicher, dass auch bei einer Induktivitätsstreuung von 5% (ein für den IPHT-Prozess typischer Wert) die Schaltung außerhalb des Übergangsbereiches ist. Bei $L_1 = 2,3$ pH kann man sehen, dass für den A-B-Bereich die Übergangskurve keiner reinen Fehlerfunktion entspricht. Für Schaltwahrscheinlichkeiten von 50% tritt ein Plateau auf, welches zu dem bereits genannten Anstieg der Grauzone führt. Eine simulierte Übergangsbereich A-B für den Wert L1 = 2,3 pH stellt die Abbildung 3.40 dar. Darin sieht



Abbildung 3.39: Schaltwahrscheinlichkeit von J_2 in Abhängigkeit des Eingangsstromes für beide Übergangsbereiche des QOJS-Komparators.

man ein Plateau von $8 \,\mu A$ Breite. Um die Grauzone dafür zu berechnen, wird mit zwei komplementären Fehlerfunktionen approximiert, wie in der Gleichung (3.22) beschrieben wird. Dabei ist GZ_u die Grauzone vom unteren Teil des Übergangsbereich und GZ_o die Grauzone vom oberen Teil der Kurve.



Abbildung 3.40: Das Plateau beim Übergangsbereich A-B mit einer Breite von $8 \mu A$, Induktivität $L_1 = 2, 3 \, pH$, Eingangsstrom $I_{\rm in} = -26 \, \mu A$ approximiert mit zwei Fehlerfunktionen.

$$p(I_{\rm in}) = 0,25 \cdot \operatorname{erfc}\left((I_{\rm in} - I_{\rm thu}) \cdot \frac{\sqrt{\pi}}{GZ_u}\right) + 0,25 \cdot \operatorname{erfc}\left((I_{\rm in} - I_{\rm tho}) \cdot \frac{\sqrt{\pi}}{GZ_o}\right)$$
(3.22)

Abbildung 3.41 illustriert eine gemessene Kurve [119] [120]¹, welche die Schaltwahrscheinlichkeit von J₂ gegenüber dem Eingangsstrom I_{in} beim QOJS-Komparator darstellt. Darin erkennt man, dass die Kurve ein Plateau hat, sodass zur Berechnung der Grauzone zwei Fehlerfunktionen verwendet werden müssen.



Abbildung 3.41: Eine gemessene Kurve der Schaltwahrscheinlichkeit von J_2 gegenüber dem Eingangsstrom I_{in} eines Quasi-one-junction-SQUID-Komparators. Die im Zusammenhang mit dem Artikel [120] entstandenen Daten werden von T. Ortlepp bereitgestellt.

3.3.3.3 Normierter QOJS-Parameter

In [120] wurde für eine kritische Stromdichte von $2,5 \text{ kA/cm}^2$ die Abhängigkeit zwischen der Grauzone und dem Biasstrom I_{b1} für mehrere Werte des Produkts $L_1 \cdot I_c$ untersucht. $L_1 \cdot I_c$ ist eine wichtige Größe für die Bestimmung des Funktionsbereiches und der Empfindlichkeit des Quasi-one-junction-SQUIDs. Die Simulationsergebnisse in [120] zeigen, dass es einen Kompromiss zwischen der Grauzone und dem Funktionsbereich bezüglich des Produkts $L_1 \cdot I_c$ gibt. Die kleinste Grauzone bezüglich des Biasstromes ergibt sich für $L_1 \cdot I_c = 1, 3\Phi_0$. Einen großen Funktionsbereich von I_{b1} bekommt man für kleinere $L_1 \cdot I_c$ -Werte. In Abhängigkeit von den jeweiligen Anforderungen an die Schaltung muss der Entwickler entscheiden, ob eine hohe Empfindlichkeit oder ein großer Funktionsbereich bezüglich des Biasstromes wichtiger ist.

¹Die Messungen fanden an der TU-Ilmenau statt.

3.4 Experimentelle Ergebnisse

Der isolierte Komparator in künstlicher Umgebung liefert ggf. falsche Erkenntnisse. Zum Beispiel ist der Anschluss einer Stromquelle in der Raumtemperatur direkt an einen Josephson-Komparator sehr bedenklich aufgrund des Rauschens der Stromquelle. Das führt zu Problemen im Experiment, da das externe Rauschen unter dem intrinsischen Rauschen des Josephson-Kontakt sein muss. Das ist eine hohe Anforderung und ist sehr aufwendig. Deshalb wurden Stromquellen mit weniger Rauschen als das vom Gerät "Keithley 2602 System SourceMeter" in Ilmenau entwickelt. Im Folgenden werden zwei Beispiele von Experimenten dargestellt. Das erste Experiment ist ein Flash-AD-Wandler mit komplementären Quasi-One-Junction-SQUID-Komparatoren. Im zweiten Experiment wird die Empfindlichkeit des Josephson-Komparators in einem optischen Messsystem gemessen.

• In [85] hat eine Forschungsgruppe des Superconductivity Research Laboratory, International Superconductivity Technology Center, Tokyo, Japan, einen 5-bit Flash-SFQ-AD-Wandler entworfen und geprüft, der komplementäre Quasi-One-Junction-SQUID (CQOS²)-Komparatoren hat. Der CQOS-Komparator besteht aus zwei Quantisiererkontakten und einem Komparator-Kontakt. Die CQOS-Komparatoren sind mit Fehlerkorrektur und Bit-Interleaving Schaltungen integriert. Der AD-Wandler erreicht 3-Bit binär Operation bei der Taktfrequenz von 15 GHz und 4-bit Gray Operation bei 15 GHz mittels der beat-Frequenz Methode in einem 4-bit Komparator. Der Betrieb bei Abtastfrequenzen bis 32 GHz und 50 GHz und bei einem analogen Eingangssignal mit einer kleinen Frequenz (10 MHz) wurde experimentell für eine 4-bit Komparatorschaltung mit jeweils einer kritischen Stromdichte J_c von $2.5 \,\mathrm{kA/cm^2}$ und $10 \,\mathrm{kA/cm^2}$ bestätigt. Die Simulationsergebnisse zeigen, dass der Komparator mit einer Abtastfrequenz von mehr als 30 GHz bei der Stromdichte $J_c = 2,5 \,\mathrm{kA/cm^2}$ und mit 100 GHz bei der Stromdichte $J_c = 10 \,\mathrm{kA/cm^2}$ betrieben werden kann. Abbildung 3.42 zeigt den Chip mit 5x5mm Abmessungen. Bei einer Taktfrequenz von 50 GHz entspricht die Periode 20 ps. Der Taktimpuls mit einer Geschwindigkeit von $125 \,\mu m/ps$ braucht ungefähr 24 ps, um das Ende des R-2R-Netzwerkes ($\approx 3 \,\mathrm{mm}$) zu erreichen.

Die Experimente wurden mit Hilfe eines Kryokühlers durchgeführt, welches ein innovatives System für die Zukunft ist und für die Experimente bei hohen Frequen-

²engl. Complementary Quasi One Junction SQUID



Abbildung 3.42: Layout der 4-bit CQOS Komparator Testschaltung [85].

zen entworfen wurde. Über das gemessene Signal-Rausch-Verhältnis wurden in der Veröffentlichung keine Angaben gemacht.

• In [121] wird ein reales System als Vergleich zur künstlichen Umgebung dargestellt. Dabei wurde ein supraleitender Einzel-Photon Detektor an einen Josephson-Komparator angeschlossen, wobei kein intrinsiches Rauschen gab, gezeigt wurde. Im System wird ein Photon in einen Einzel Flussquanten-Impuls umgewandelt. In der SFQ-Schaltung ist ein Komparator und die Empfindlichkeit dieser SFQ-Ausleseschaltung wird experimentell gemessen, um die Zuverlässigkeit der Impulserkennung zu überprüfen. Die Systemempfindlichkeit ist durch die Empfindlichkeit des Josephson-Komparators definiert. Bei einem Versorgungsstrom von $25 \,\mu\text{A}$ gibt es einen Detektionsfehler von 1%. Das entspricht für einen normalverteilten Zufallsprozess einer Streubreite von 3σ und somit einer Grauzone von $8,3 \,\mu\text{A}$. Bei einem Versorgungsstrom von $10 \,\mu\text{A}$ beträgt die Fehlerrate etwa 30%. Das entspricht für einen normalverteilten Zufallsprozess einer Streubreite von σ und somit einer Grauzone von $9 \,\mu\text{A}$.

Um die Einzelergebnisse zu bestätigen, ist es hilfreich das Diagramm in der Abbildung 3.43 darzustellen. Die ersten Untersuchungen [122] erfolgten durch mathematische Gleichungen (Kästchen 1). Es wurde eine stochastische Analyse der Dynamik von supraleitenden Elektronikschaltungen mit Hilfe stochastischer Differentialgleichungen und



Abbildung 3.43: Bestätigung der Einzelergebnisse für die Werte der Grauzone. Die Werte stimmen mit kleiner Abweichung gut überein und wurden bei einem Biasstrom von $140 \,\mu A$ erhalten.

Fokker-Planck-Gleichung durchgeführt. In [94] haben sie auch die Empfindlichkeit des balancierten Josephson-Komparator mathematisch berechnet. Nach der mathematischen Analyse des Josephson-Komparators wird er dann simuliert aber ohne Last (entspricht Kästchen 2). Hier in dieser Arbeit wird eine Grauzone der Schaltung in Abbildung 3.5 von $10.5 \,\mu\text{A}$ bei einem Biasstrom von $170 \,\mu\text{A}$ berechnet wie in der Abbildung 3.18 gezeigt wird und das Ergebnis stimmt mit den Ergebnissen von [106] gut überein. Es wird dann in der Arbeit eine realistische Simulation (Kästchen 3) eines Josephson-Komparators mit Last durchgeführt und wird eine Grauzone von 7,6 μ A bei einem Biasstrom von 140 μ A erhalten, wie im Abbschnitt 3.2.3.1 ausführlich gezeigt wird. Das durchgeführte Teilexperiment (Kästchen 4 in Abbildung 3.43) auf dem Josephson-Komparator (ein Komparator mit künstlicher Quelle des Eingangsstromes) hat das Simulationsergebnis bestätigt und hat eine Grauzone von $9\,\mu A$ bei einem Biasstrom von $140\,\mu A$ geliefert. Bei der Untersuchung des Komparators mit einem Sensor am Eingang (Kästchen 5), wie in [121] gezeigt wird, wird eine Grauzone von $8,3 \,\mu A$ gemessen. Man sieht im Diagramm, dass die drei Werte der Grauzone in den Kästchen 3, 4, und 5 mit akzeptierbarer Abweichung nah beieinader sind. Daraus kann man sagen, dass die Ergebnisse der Simulationen und Experimente bestätigt wurden. Diese Bestätigung gilt für den IPHT-Prozess mit einer kritischen Stromdichte von 1 kA/cm² für die oben genannten Simulationen und Experimente.

Kapitel 4

Supraleitender Analog-Digital-Wandler nach dem Prinzip des Zählverfahrens

Der AD-Wandler ist ein Bauelement, das ein analoges Signal in ein digitales Signal umwandelt, um digitale Daten mit der Abtastrate f_s auszugeben. Supraleitende AD-Wandler bieten nicht nur hohe Schaltgeschwindigkeit, sondern auch einen geringen Energieverbrauch, eine intrinsische Quantisierung, eine Quantengenauigkeit, eine hohe Empfindlichkeit und ein geringes Rauschen [29]. In diesem Kapitel wird ein supraleitender $\Sigma - \Delta$ -AD-Wandler vorgestellt, sein Betriebsverhalten analysiert und die Parameterabhängigkeit der typischen Kenngrößen simuliert. Daraus werden Entwurfsregeln abgeleitet und Empfehlungen für praktische Realisierungen gegeben.

4.1 Konstruktion eines supraleitenden $\Sigma - \Delta$ -AD-Wandlers

Ein $\Sigma - \Delta$ -AD-Wandler basiert auf der Überabtastung, wobei die Abtastfrequenz f_s viel größer als die Nyquist-Frequenz $2f_N$ ist $(f_s \gg 2f_N, f_N$ ist die maximale Frequenz des analogen Eingangssignals). Abbildung 4.1 stellt das Blockschaltbild des $\Sigma - \Delta$ -Modulators dar. Der Quantisierer digitalisiert die Summe der Differenzen zwischen dem Eingangssignal und dem Rückkopplungssignal, das die Summe der vorherigen Differenzen repräsentiert. Demzufolge repräsentiert der digitale Ausgang das Eingangssignal [29]. Der konstruierte $\Sigma - \Delta$ -AD-Wandler basiert auf einem supraleitenden Komparator, der schon in Kapitel 3 untersucht wurde. Grundsätzlich werden die AD-Wandler nach der Ordnung



Abbildung 4.1: Blockschaltbild des $\Sigma - \Delta$ -Modulators

im Rückkoppelzweig unterschieden, z. B. Hypres $\Sigma - \Delta$ -AD-Wandler 2. Ordnung [89]. In dieser Arbeit ist der Fokus auf die grundlegenden Eigenschaften des Funktionsprinzips gelegt. Dabei wird beispielhaft der $\Sigma - \Delta$ -AD-Wandler 1.Ordnung betrachtet. Die supraleitende Technologie, die auf Josephson-Kontakten basiert, weist mehrere Eigenschaften auf, die nicht in halbleitender Technologie vorhanden sind, z. B. die hohe Geschwindigkeit, das niedrige Rauschen, der niedrige Energieumsatz und die intrinsische Quantisierung. Abbildung 4.2 stellt die untersuchte Schaltung (analoges Modell) des supraleitenden $\Sigma - \Delta$ -AD-Wandlers erster Ordnung dar. Diese Schaltung ist ein Josephson-Komparator mit RL-Glied am Eingang. Die Rückkopplung erfolgt über die Einspeisung von SFQ-Spannungsimpulsen durch J_3 in das RL-Glied. Diese erzeugen einen Kompensationsstrom zu $I_{\rm in}$, welcher mit der Zeitkonstante $\tau = L/R$ abklingt. Mit Hilfe des Schaltungssimulators JSIM werden Werte für den digitalen Ausgang (Einsen und Nullen) der Schaltung simuliert. Auf diese Werte wird dann eine Fouriertransformation angewendet, um das Spektrum zu erhalten. Vom Spektrum kann man die typischen Eigenschaften des Wandlers wie (SNR, SFDR, , SNDR, ..) berechnen, auf deren Basis die Leistungsfähigkeit von AD-Wandlern bewertet werden kann. Der digitale Ausgang wird aus den Phasenwerten vom Ausgangskontakt J_4 bestimmt. Dazu werden die Phasenwerte vom Ausgangskontakt summiert und durch 2π dividiert, um zu bestimmen, wie oft der Ausgangskontakt geschaltet hat. Auf diese Weise erhält man aus den Simulationsdaten das digitale Ausgangssignal des Wandlers. Mit Hilfe einer Fourier Transformation wird aus diesem digitalen Ausgangsstrom das Spektrum des Ausgangssignals berechnet. Im Kapitel 3 wurde die Grauzone in Abhängigkeit der Taktfrequenz eines Josephson-Komparators untersucht. In diesem Kapitel wird die Beziehung zwischen einer der dynamischen Eigenschaften des AD-Wandlers (Signal-Rausch-Verhältnis SNR) und der Grauzone des verwendeten Komparators untersucht. Das Signal-Rausch-Verhältnis SNR wird aus dem erhaltenen Spektrum berechnet. Das Signal-Rausch-Verhältnis (Signal-to-Noise Ratio SNR) ist der Quotient aus dem Effektivwert der Signalamplitude (fundamentale Frequenzkomponente) und dem quadratischen Mittelwert von allen anderen Frequenzkomponenten ausschließlich der ersten fünf Oberwellen und Gleichanteilkomponente (dc) zu dem Rauschspektrum, wie im Kapitel 1 gezeigt wird [24]. Das Rauschspektrum enthält die nichtfundamentalen Komponen-



Abbildung 4.2: Schaltung des untersuchten supraleitenden Sigma-Delta-Wandlers

ten in der Nyquist-Bandbreite ohne die Gleichanteilkomponente. Mit Hilfe der folgenden Gleichung kann das SNR in dB berechnet werden.

$$SNR = 20 \log \left(\frac{\text{Fundamentales Signal}}{\sqrt{\sum (\text{Rauschen})^2}} \right)$$
(4.1)

Abbildung 4.3 zeigt verschiedene Abhängigkeiten zwischen dem Signal-Rausch-Verhältnis und den Einflussparametern, die in diesem Kapitel und im Kapitel 3 untersucht wurden. In der Abbildung wird deutlich, dass das Kapitel 4 die Zeitkonstante des Integrators



Abbildung 4.3: Parametereinflüsse auf das Signal-Rausch-Verhältnis

mit der Empfindlichkeit in Zusammenhang bringt. Es ist auch zu sehen, dass es einen engen Zusammenhang zwischen dem Signal-Rausch-Verhältnis (SNR), der Taktfrequenz

 f_{clk} und der Grauzone (GZ) gibt. Dabei ist auch der direkte Zusammenhang zwischen der Temperatur T und der Grauzone deutlich zu erkennen.

4.2 Einfluss der Taktfrequenz

Die untersuchte Schaltung ist ein $\Sigma - \Delta$ -AD-Wandler 1.Ordnung. Dieser Typ von AD-Wandlern wurde systemtheoretisch genau beschrieben [123]. In der Halbleiterelektronik werden üblicherweise $\Sigma - \Delta$ -AD-Wandler 1., 2. und 3.Ordnung verwendet. In der supraleitenden Elektronik werden $\Sigma - \Delta$ -AD-Wandler 3.Ordnung wegen der Komplexität der Schaltung nicht verwendet. Der $\Sigma - \Delta$ -AD-Wandler 2.Ordnung zeigt bessere Rauschformung und ist daher bezüglich des SNR dem Wandler 1. Ordnung überlegen. In dieser Arbeit wird die Spezifikation der Eigenschaften von supraleitender Elektronik untersucht und dafür reicht ein AD-Wandler 1.Ordnung. Abbildung 4.4 zeigt die normierte Amplitude der simulierten Rauschspektren für Taktfrequenzen von 2, 4, 8 und 16 GHz. Daraus kann man erkennen, dass das Rauschniveau mit der Zunahme der Taktfrequenz niedriger wird. Das kann dadurch begründet werden, dass die Anzahl der Abtastwerte bei



Abbildung 4.4: Rauschspektren des untersuchten $\Sigma - \Delta$ -AD-Wandlers 1. Ordnung für mehrere Taktfrequenzen

höheren Taktfrequenz höher ist und damit verteilt sich das Rauschen auf diese Abtastwerte. Somit bekommt jeder Abtastwert weniger Rauschen und das Rauschniveau wird niedriger. Daraus folgt, dass das Signal-Rausch Verhältnis höher wird, wie der Abbildung 4.5 entnommen werden kann. Diese Abbildung stellt die Abhängigkeit zwischen dem Signal-Rausch-Verhältnis SNR und dem Biasstrom I_{b1} für Taktfrequenzen von 2, 4 und 8 GHz dar. In der Kurve ist für jede Frequenz ein Maximum zu sehen. Wenn man diese Maximumpunkte in Abhängigkeit von der Taktfrequenz darstellt, bekommt man die Abbildung 4.6. Der qualitative Verlauf aller drei Kurven ist ähnlich und jede Kurve besitzt ein Maximum.



Abbildung 4.5: Die Abhängigkeit zwischen dem Signal-Rausch-Verhältnis SNR und dem Biasstrom I_{b1} .



Abbildung 4.6: Die maximalen Werte des Signal-Rausch-Verhältnisses in Abhängigkeit von der Taktfrequenz

4.3 Einfluss der Grauzone

In Kapitel 3 wurde einerseits die Abhängigkeit zwischen der Grauzone und der Taktfrequenz und andererseits zwischen der Grauzone und dem Biasstrom untersucht. Daraus kann man die Abhängigkeit zwischen SNR und der Grauzone ableiten, die in der Abbildung 4.7 dargestellt wird. Im Bild entsprechen die Kennlinien den folgenden Funktionen, die in den Gleichungen (4.2), (4.3) und (4.4) für die Taktfrequenzen 2 GHz, 4 GHz und 8 GHz entsprechend dargestellt werden. In der Abbildung kann man erkennen, dass das Signal-Rausch-Verhältnis zunimmt, wenn die Grauzone niedriger wird. Eine weiterführende Extrapolation dieser Kurven hin zu niedrigeren Gauzonen ist jedoch nicht von praktischem Nutzen. Aus physikalischen Gründen besitzt die Grauzone eine untere Grenze von $2 \,\mu A$ für 4,2 K und Technologien mit einer kritischen Stromdichte von 1 kA/cm².



Abbildung 4.7: Die simulierte Ahängigkeit zwischen SNR und der Grauzone für die Taktfrquenzen 2, 4, 8 GHz.

$$\frac{\text{SNR}}{\text{dB}} = 25,35 + 0,25 \cdot \frac{GZ}{\mu \text{A}} - 0,08 \cdot \left(\frac{GZ}{\mu \text{A}}\right)^2$$
(4.2)

$$\frac{\text{SNR}}{\text{dB}} = 32,46 - 1,1 \cdot \frac{GZ}{\mu \text{A}} + 0,001 \cdot \left(\frac{GZ}{\mu \text{A}}\right)^2$$
(4.3)

$$\frac{\text{SNR}}{\text{dB}} = 40, 4 - 2, 93 \cdot \frac{GZ}{\mu \text{A}} + 0, 14 \cdot \left(\frac{GZ}{\mu \text{A}}\right)^2$$
(4.4)

4.4 Einfluss des Integrators

4.4.1 Einfluss des Widerstandes

Der Integrator ist ein RL-Glied. In diesem Abschnitt wird die Abhängigkeit zwischen dem SNR und dem Widerstand R_s des RL-Gliedes untersucht. Dabei wird die Simulation mit einer Taktfrequenz von 8 GHz und mit einer konstanten Induktivität ($L_s = 100 \text{ pH}$) des RL-Gliedes unter Berücksichtigung des Rauschens durchgeführt. Abbildung 4.8 illustriert diese Abhängigkeit. In der Kurve ist eine Grenze zu bemerken. Durch diese Grenze als Wert von $R_s = R_{smin} = 30 \text{ m}\Omega$ kann die Kurve in zwei Teilen aufgeteilt werden. Vor R_{smin} nimmt das Signal-Rausch-Verhältnis mit der Zunahme des Widerstandes R_s zu. Für Werte $R_s > R_{smin}$ ist das Signal-Rausch-Verhältnis in erster Näherung unabhängig vom Widerstand.



Abbildung 4.8: Die Abhängigkeit zwischen SNR und dem Widerstand des RL-Gliedes.

4.4.2 Einfluss der Induktivität des Integrators beim konstanten Widerstand

Die Simulation wird mit einer Taktfrequenz von 8 GHz und mit einem konstanten Widerstand ($R_s = 10 \text{ m}\Omega$) des RL-Gliedes unter Berücksichtigung des Rauschens durchgeführt. Abbildung 4.9 stellt die Abhängigkeit zwischen SNR und der Induktivität L_s des RL-Gliedes dar. Wie man leicht sieht, gibt es einen linearen Zusammenhang zwischen beiden Größen, der durch die Gleichung (4.5) nährungsweise beschrieben werden kann. Das SNR nimmt zu, wenn die Induktivität L_s kleiner wird.



Abbildung 4.9: Die Abhängigkeit zwischen SNR und der Induktivität des RL-Gliedes.

$$\frac{\text{SNR}}{\text{dB}} = -0,05 \cdot \frac{L_s}{\text{pH}} + 31,05 \tag{4.5}$$

Das niederwertigste Bit LSB^1 ergibt sich durch den Quantisierungsstrom $LSB = \frac{\Phi_0}{L_s}$. Wenn die x-Achse in der Abbildung 4.9 mit dem magnetischen Flussquant Φ_0 normiert wird, erhält man die Abhängigkeit zwischen SNR und LSB, wie in Abbildung 4.10 gezeigt wird. In der Abbildung ist eine Grenze LSB_{\min} zu bemerken. Unter diesem Wert nimmt das SNR mit der Zunahme des LSB zu und ab diesem Wert bleibt SNR fast konstant, d. h. eine Erhöhung des LSB liefert keine Verbesserung des SNR mehr. Für die untersuchte Schaltung (Abbildung 4.2) ist $LSB = \frac{\Phi_0}{L_s} = 50 \,\mu$ A.

¹engl. Least Significant Bit



Abbildung 4.10: Die Abhängigkeit zwischen SNR und das LSB

4.5 Entwurfsregeln für $\Sigma - \Delta$ -AD-Wandler

Von den verschiedenen Abhängigkeiten der Parameter und der Strukturierung der Schaltung werden Entwurfsregeln abgeleitet. Dabei sind bestimmte Randbedingungen zu beachten. Wenn ein höherwertigstes Bit MSB^2 von $I_{in}=1$ A angenommen wird und bei einem Widerstand $R_s = 50 \text{m} \Omega > R_{smin}$, der nicht an der Grenze des Arbeitsbereiches ist (siehe Abbildung 4.8), wird der Spannungsabfall über dem Widerstand $V_R = 50 \text{ mV}$ und damit die mittlere Spannung über J₃, \overline{V}_{J3} =50 mV sein. Die Frequenz des Josephson-Kontaktes beträgt dann $f_{J3} = \frac{\overline{V}_{J3}}{\Phi_0} \approx 25 \,\text{GHz}$. Diese Schaltfrequenz ist kleiner als die maximale Frequenz des Josephson-Kontaktes $\frac{1}{\tau_{JJ}}$ (siehe Gleichung (3.14)). Die Taktfrequenz muss mindestens zweimal der Frequenz des Josephson-Kontaktes sein, d. h. 50 GHz. Das ist für die Technologie mit einer Stromdichte von 1 kA/cm² nicht möglich, da ihre charakteristische Frequen
z f_c =41 GHz kleiner als 50 GHz ist. Im Gegensatz dazu lässt sich die Taktfrequenz von 50 GHz für die Technologie mit einer Stromdichte von $2.5 \,\mathrm{kA/cm^2}$ realisieren. Nehmen wir weiterhin an, wir haben einen 20 Bit $\Sigma - \Delta$ -AD-Wandler mit MSB = 1 A. Dann ist $LSB = \frac{MSB}{2^{20}} = \frac{\Phi_0}{L} = 1 \,\mu$ A und resultiert in $L = 2 \,\mathrm{nH}$. Daraus ergibt sich die Zeitkonstante $\tau_{LR} = \frac{L}{R} = \frac{2\mathrm{nH}}{50\mathrm{m}\Omega} = 40 \,\mathrm{ns}$. Das entspricht einer Bandbreite von 25 MHz für den $\Sigma - \Delta$ -AD-Wandler. Dann kann die Taktfrequenz mit Hilfe der Gleichung (3.17) berechnet werden, dies ergibt eine Taktfrequenz von 1 GHz. Somit erhält man zwei Taktfrequenzen 50 GHz und 1 GHz, die sehr weit entfernt voneinander sind, d. h. die Annahme füht zu einem Widerspruch. Die angenommenen und die erhaltenen

²engl. Most Significant Bit



Werte sind in der Abbildung 4.11 dargestellt. Aus dem Beispiel in der Abbildung 4.11



erhaltene Werte

Abbildung 4.11: Entwurfsregel1 zur Konstruktion eines $\Sigma - \Delta$ -AD-Wandlers.

kann man zwei Bedingungen entnehmen:

- Eine sehr hohe Anforderung an die Grauzone führt zu einer sehr kleinen Taktfrequenz.
- Eine sehr hohe Dynamik, d. h. eine sehr hohe Schaltrate führt zu einer sehr hohen Taktfrequenz.

Aus den erhaltenen Werten entsteht eine technisch nicht mögliche Forderung. Ein Wert von $GZ < 1\mu$ A ist für diese Topologie bei der Technologie mit einer Stromdichte von 1 kA/cm² nicht realisierbar. Der kleinste mögliche Wert von GZ ist etwa 2 μ A wie in der Abbildung 3.13 [103]. Man muss also für die praktische Realisierung die Anforderungen an den Wandler reduzieren. Ein Möglichkeit wäre die Auflösung auf 19 bit zu verringern, oder das höherwertigste Bit zu verkleinern. Es wäre außerdem möglich, die Technologie und die Topologie zu verändern. In der 2,5 kA/cm² Technologie wurde für einen Komparator mit einem gemeinsamen Dämpfungswiderstand eine Grauzone von 840 nA experimentell bestätigt [112]. Mit dieser Technologie und Topologie könnten die eingangs geforderten Parameter erfüllt werden. Reduziert man z. B. die Auflösung auf 18 bit und $R_s = 40 \text{m} \Omega$, erhält man die Werte, wie in der Abbildung 4.12 dargestellt wird. Darin sieht man, dass die erhaltenen Taktfrequenzen um Faktor 10 unterschiedlich sind, d. h. Die Annahme führt zu einer nicht mögliche Realisierung. Deshalb ist es eine gute Möglichkeit, die Auflösung auf 14 bit zu reduzieren.

Ein zweites Beispiel wäre der Entwurf eines $\Sigma - \Delta$ -AD-Wandlers mit 1 GHz Bandbreite. Hier kann man aus Gleichung (3.17) rückrechnen und erhält eine Grauzone kleiner als



angenommene Werte

erhaltene Werte

Abbildung 4.12: Entwurfsregel1 zur Konstruktion eines $\Sigma - \Delta$ -AD-Wandlers nach der Änderung der Auflösung auf 18 bit und $R_s = 40 \text{m} \Omega$.

 $30 \,\mu\text{A}$ und eine Taktfrequenz von 74 GHz. Das ist sehr schnell, aber auch sehr ungenau. Eine typische Grauzone wäre $10 \,\mu\text{A}$. Damit ist ein $LSB = 10 \,\mu\text{A}$ möglich. Deshalb kann man z. B. das MSB kleiner machen. Abbildung 4.13 illustriert diese Entwurfsregel, die realisierbar ist. Die Tabelle 4.1 stellt die einzelnen Berechnungen zu den zwei Beispiel-



angenommene Werte

erhaltene Werte

Abbildung 4.13: Entwurfsregel2 zur Konstruktion eines $\Sigma - \Delta$ -AD-Wandlers.

analysen dar. Es sind zwei Bedingungen zu beachten:

- Die Grauzone muss größer als $2 \,\mu A$ sein.
- Das MSB muss kleiner als 1 A sein, denn die Erhöhung des Stromes führt zu einem hohen Magnetfeld, wogegen die supraleitende Schaltung sehr empfindlich ist [124]. Das Magnetfeld braucht eine magnetische Schirmung. Dazu gibt es noch das Erdmagnetfeld, welches zu groß ist, d. h. wenn der Strom bzw. MSB hoch ist, muss ein Strom in gleicher Größe in die Abschirmung fließen [32]. Für IPHT-Technologie sind die Werte des kritischen Stromes zwischen $I_{cmin} \geq 100 \,\mu\text{A}$ und $I_{cmax} < 500 \,\mu\text{A}$

4. Supraleitender Analog-Digital-Wandler nach dem Prinzip des Zählverfahrens

0						DIC		JUIK
[bit]			μA		$[m\Omega]$			[GHz]
20	$1\mathrm{A}{ ightarrow}$	$1\mu A \rightarrow$	$< 1 \rightarrow$	$2\mathrm{nH}{ ightarrow}$	$50 \rightarrow$	$40\mathrm{ns} \rightarrow$	$25\mathrm{MHz}$	1
16	$\leftarrow 1\mathrm{A}$	$41,4\mu\mathrm{A}$	←28,8	$\leftarrow 50 \mathrm{pH}$	$\leftarrow 50$	$\leftarrow 1\mathrm{ns}$	$\leftarrow 1\mathrm{GHz}$	74

Tabelle 4.1: Entwurfsbeispiel für $\Sigma - \Delta$ -AD-Wandler.

Die Zusammenstellung aller Abhängigkeiten (Parameterbeziehungen) und aller Randbedingungen sind die Entwufsregeln. Dabei werden die Systemparameter z. B. MSB, LSB, $BW, f_{\rm clk}$ und die Werte für Bauelemnte L, R gleichberechtigt betrachtet. Die Zusammenhänge zwischen $GZ, f_{\rm clk}$ und SNR sind ein wesentliches neues Ergebnis der vorliegenden Arbeit.

Kapitel 5

Supraleitender Flash-Analog-Digital-Wandler

In diesem Kapitel werden AD-Wandler mit höchstmöglicher Geschwindigkeit untersucht. Das sind sogenannte Flash-AD-Wandler, die direkt aus einer Abtastung das gesamte digitale Ausgangswort erzeugen. Der in diesem Kapitel der Arbeit betrachtete Flash-AD-Wandler basiert auf einem Quasi-One-Junction-SQUID (QOJS)-Komparator. Dieser Komparator bietet aufgrund seines periodischen Verhaltens den besonderen Vorteil, dass zur Konstruktion eines *n*-bit Wandlers lediglich *n* Komparatoren notwendig sind und nicht $2^n - 1$ wie bei halbleitenden AD-Wandlern. Diese Eigenschaft ist einzigartig und es gibt keine äquivalente Schaltung in der Halbleitertechnik.

5.1 QOJS-Komparator mit Ausgangserweiterung

5.1.1 Josephson-Komparator mit periodischer Kennlinie (QOJS-Komparator)

Der QOJS-Komparator wurde schon im Kapitel 3 betrachtet. Für die weitere Untersuchung wurde sein elektrisches Ersatzschaltbild, welches im Abschnitt 3.3.1 (Abbildung 3.30) gezeigt wurde, angenommen. Die Schaltung wurde mit JSIM simuliert. Die Abbildung 5.1 zeigt die simulierte Schaltwahrscheinlichkeit von J_2 als Funktion des Eingangsstromes für drei Perioden. Es gibt neben den Übergangsbereichen zwei Arbeitsbereiche für den Komparator. In dem Bereich "1" entsteht ein SFQ-Impuls am Ausgang des Komparators bei jedem Eingangstakt. Im Bereich "O" entsteht kein Ausgangssignal. Der Abbildung ist zu entnehmen, dass sich das Schaltverhalten des Komparators periodisch zur Amplitude des Eingangsstroms ändert. Wie bereits erwähnt ist diese Periodizität



Abbildung 5.1: Schaltwahrscheinlichkeit von J_2 in Abhängigkeit vom Eingangsstrom der Schaltung nach Abbildung 3.30 bei einer Taktfrequenz von 10 GHz

ein besonderer Vorteil für die Konstruktion eines Flash-AD Wandlers. Um einen leistungsstarken AD-Wandler zu konstruieren, sollte der verwendete Komparator über die folgenden Eigenschaften verfügen:

- 1. Der Komparator muss eine hohe Abtastrate ermöglichen, um Signale mit einer hohen Bandbreite digitalisieren zu können.
- 2. Die Empfindlichkeit muss so gut wie möglich sein, um kleine Perioden von 1 und 0 gewährleisten zu können.
- 3. Der wandelbare Dynamikbereich des analogen Signals muss so hoch wie möglich sein.
- 4. Der aktuelle digitalisierte Wert muss unabhängig von dem vorherigen Wert sein (hysteresefrei).
- 5. Die Übergänge 1/0 und 0/1 müssen scharf sein.
- 6. Die Periodendauer vom 0- und 1-Bereich sollte gleich groß sein.

Die erste Eigenschaft ist durch die Geschwindigkeit der supraleitenden Elektronik erfüllt. Die zweite Eigenschaft ist durch das thermische Rauschen begrenzt. Es ergibt sich in eine mögliche Auflösung von etwa 10 μ A. Die dritte Eigenschaft ist durch den maximalen Strom, der durch die Induktivität L_1 fließen kann, begrenzt. In unserem Fall wird der Eingangsstrom auf 1 A begrenzt, weil das durch hohe Ströme erzeugte magnetische Feld die Funktionalität der Josephson-Kontakte beeinflussen wird. Die letzten drei Eigenschaften werden im nächsten Abschnitt betrachtet.

5.1.2 Die robustere Version des 1bit-QOJS-Komparators

Die Grundschaltung des QOJS-Komparators (siehe Abbildung 3.30) verhält sich instabil für bestimmte Eingangsströme. Die Übergangskennlinie weicht in diesem Fall von einem Fehlerfunktion ab. Deshalb wird diese Schaltung verbessert, um robuster zu arbeiten. Die robustere Version verhindert die Wechselwirkung mit angrenzenden Baugruppen. Um dies zu erreichen, wurde die vorherige Schaltung des 1bit-QOJS-Komparators (Abbildung 3.30) mit einem Impulstreiber erweitert, wie in Abbildung 5.2 dargestellt, der das doppelte Schalten von J₄ verhindert. Dieser Impulstreiber vermeidet, dass ein SFQ-Impuls zum Takteingang zurückgeleitet werden kann. Die Parameter der Eingangsstufe



Abbildung 5.2: Der robustere 1-bit-QOJS-Komparator.

wurden so ausgewählt, dass der Hauptteil des Eingangsstromes durch die Komparatorkontakte J_2 und J_5 fließt und der geringere Teil durch die Induktivität L_1 fließt. Dies ergibt sich aus einem induktiven Stromteiler mit L_1 auf dem einen und der Induktivität $L_{2a} + L_{2b} + L_{g2} + L_{J1} + L_{J2}$ auf dem anderen Zweig. Daraus folgt, dass L_1 möglichst groß und L_{2a} , L_{2b} und L_{g2} möglichst klein sein sollten. Außerdem sollte der kritische Strom der Kontakte J_1 und J_2 möglichst groß sein. Tabelle 5.1 stellt die Werte der Parameter der Schaltung in Abbildung 3.30 dar, die für die Schaltungssimulation verwendet wurden. Das Plateau bei einer Schaltwahrscheinlichkeit von 0,5 (siehe Abbildung 5.1) tritt auf,

Induktivitäten	Werte[pH]	Kontakte	$Werte[\mu A]$	Biasströme	$Werte[\mu A]$
L_1	2	I_{c1}	150	I_{B1}	391,5
L_{2a}	0,2	I_{c2}	450	I_{B2}	150
L_{2b}	0,2	I_{c3}	250	I_{B3}	270
L_3	4,5	I_{c4}	250	$I_{\rm BO}$	200
L_5	2,08	I_{c5}	225		
L_{g2}	0,198	I_{c6}	200		
$L_{ m g3}$	0,11	I_{c7}	250		
L_6	2				
L_x	0,2				
L_7	2				
L_8	2				
Lg4	0,12				
$L_{ m g7}$	0,12				

Tabelle 5.1: Die Parameter der robusteren Version des QOJS-Komparators.

wenn die Kreisströme, die durch das Schalten von J_2 und J_4 erzeugt werden, nicht genügen, um J_1 zum Schalten zu bringen. Das kann auch auftreten, wenn der Eingangsstrom durch J_1 in der Nähe seines kritischen Stromes liegt. Beim nächsten Taktimpuls wird der Strom durch J_2 und J_4 sehr klein und damit reagiert J_2 auf diesen Impuls mit der Logik 0. Der erzeugte Kreisstrom von J_4 ist jetzt groß genug um J_1 zum Schalten zu bringen, sodass der Zustand vom vorherigen Taktimpuls wieder auftreten wird. Um das Plateau zu eliminieren, wurden zwei Methoden untersucht:

• Zuerst wird versucht, den McCumber-Parameter β_c von J₁ zu erhöhen. Dabei verursacht die hohe Dynamik von J₁ ein Überschwingen, wenn J₁ schaltet. Das Plateau von 50 μ A mit $\beta_c = 1$ kann auf 30 μ A mit $\beta_c = 16$ reduzieret werden [125]. Verzichtet man gänzlich auf den Widerstand und verwendet einen unbedämpften Josephson-Kontakt J₁ ergibt die Simulation ein Plateaubreite von lediglich 15 μ A. Es ist jedoch zu bedenken, dass die von JSIM verwendete Modellierung für den ungedämpften JK seine Gültigkeit verliert, sodass diese untere Grenze möglicherweise unrealistisch ist. Jedoch ist zu erwarten dass die Tendenz zu kleineren Plateaus bei höherem β_c auch in der Praxis eintritt. Dieser Ansatz führt zu guten Ergebnissen, wenn die Taktfrequenz 10 GHz ist. Bei 20 GHz wird das Ziel, das Plateau zu eliminieren, unrealisierbar.

• Die bessere Lösung ist die Schleifeninduktivität von $J_4/L_X/J_5$ (siehe Abbildung 5.2) zu reduzieren. Der Schleifenstrom I_{k4} fließt durch diese Schleife. Der Schleifenstrom I_{k1} fließt durch die Schleife $L_1/J_1/J_2$ (siehe Abbildung 5.2). Die Ungleichung $I_{k1} + I_{k4} \gg 2 \cdot I_{c1}$ muss erfüllt werden. Aber es ist nicht genug, wenn L_X und L_{2a} reduziert werden, weil L_1 nicht reduziert werden kann. Die beste Lösung ist den kritische Strom eines der beiden Kontakte J_1 oder J_5 zu vergrößern und damit die Induktivität des Josephson-Kontaktes zu reduzieren.

Abbildung 5.3 stellt die simulierte Abhängigkeit der Schaltwahrscheinlichkeit vom Eingangsstrom mit und ohne Rauschen dar. Aus dieser Abbildung kann man sehen, dass die



Abbildung 5.3: Schaltwahrscheinlichkeit des robusteren 1-bit-QOJS-Komparators als Funktion des Eingangsstromes mit und ohne Rauschen.

Periodendauer der logischen 1 und der logischen 0 in erste Näherung gleich sind und dass

das Plateau eliminiert wurde. Es ist somit zu sehen, dass die zweite Methode wirkungsvoll ist.

5.2 Vor- und Nachteile des QOJS-Komparators im Vergleich zum Josephson-Komparator

Die periodische Kennlinie des QOJS-Komparators stellt eine markante Eigenschaft dieses Komparators dar. Der Komparator hat zwei Grauzonen, wie in 3.3.2.1 ausführlich dargestellt wurde. Der QOJS-Kompartor verfügt dadurch über eine Kennlinie, die sich symmetrisch gegenüber dem Eingangsstrom verhält, anders als der Josephson-Komparator. Die Abhängigkeit zwischen der Grauzone GZ und der maximalen Taktfrequenz f_{max} des QOJS-Komparators und des Josephson-Komparators wurde im Kapitel 3 untersucht. Der Erkenntnis war, dass der QOJS-Komparator zwar schneller betrieben werden kann, allerdings auf Kosten der Genauigkeit, was sich in einer Vergrößerung der Grauzone äußert. Es ist somit zu sagen, dass immer ein Kompromiss zwischen der Geschwindigkeit und der Genauigkeit gefunden werden muss.

5.3 Aufbau eines supraleitenden 4-bit Flash-AD-Wandlers mit QOJS-Komparatoren

Der Aufbau mit 4 Komparatoren für einen 4-bit Flash-AD-Wandler ist ein großer Vorteil gegenüber Standard-Flash-AD-Wandler in Halbleitertechnik, wo man 15 Komparatoren bräuchte aufgrund der nichtperiodischen Kennlinie der Komparatoren. Abbildung 5.4 zeigt einen supraleitenden 4-bit Flash-AD-Wandler mit vier QOJS-Zellen. Dabei wird die Aufteilung der Eingangsströme der einzelnen Komperatoren mit einem Widerstands-Stromteiler (R/2R-Netzwerk) realisiert. Der Eingangsstrom I_{in} wird nach jedem der Zweige des R/2R-Netzwerks durch einen Faktor von 2 geteilt und einem von n (hier 4) QOJSs zugeführt [126]. Die erste QOJS-Zelle wird mit dem 2^{n-1} - fachen Eingangsstrom gespeist, als auf die letzte QOJS-Zelle angewendet wird.

Die Stromaufteilung mittels des R/2R-Netzwerkes ermöglicht es, identische QOJS-Zellen für alle Bits zu benutzen. Der Ausgang des ersten QOJS-Komparators repräsentiert das niederwertigste Bit (LSB) und der letzte QOJS-Komparator erzeugt das höchstwertige Bit (MSB). In der vorgestellten Schaltung bekommt der Komparator für das LSB die



Abbildung 5.4: Struktur des 4-bit Flash-AD-Wandlers. Es gibt zwei Eingänge: einer für den Takt und der andere für den Eingangsstrom des zu digitalisierenden Signals sowie 4 digitale Ausgänge der Komparatoren. Die Zellen für JTL, Splitter und Eingangswandler wurden der RSFQ Zell-Bibliothek entnommen [13].

Hälfte des gesamten Eingangsstromes. Der Komparator des MSB erhält 1/16 des Eingangsstromes. Die einzelne QOJS-Zelle hat eine Auflösung von 0,5 mA. Daraus ergibt sich ein LSB von 1 mA und ein MSB von 8 mA. Es ist notwendig, dass das Taktsignal zeitgleich bei allen der Komperatoren eintrifft. Um dies zu erreichen, wird das Taktsignal aller Komparatoren von einer einzigen SFQ-Impulsquelle DC/SFQ-Wandler abgeleitet. Die Splitter werden verwendet, um SFQ-Impulse zu verdoppeln. Bei einem Eingangsimpuls entsteht zeitgleich an jedem der beiden Ausgängen ein Ausgangsimpuls. Damit die Komparatoren gleichzeitig getaktet werden, ist es erforderlich dass der Signalweg zwischen dem DC/SFQ-Wandler und dem Komparator für jeden Komparator gleich ist. Dies wird am einfachsten erreicht, indem das verwendete Aufteilungsnetzwerk symmetrisch aufgebaut ist, wie in Abbildung 5.4 schematisch dargestellt. Die Josephson-Übertragungsleitungen an den Ausgangsanschlüssen sind für die Stabilisierung und die Entkopplung dieser Anschlüsse verantwortlich. Die digitalen Informationen der vier Komparatoren ergeben eine große Datenmenge mit einer hohen Abtastrate. Generell ist die Datenmenge, welche eine supraleitende Schaltung bearbeiten kann, deutlich größer als deren Schnittstelle zur Raumtemperatur Elektronik. Außerdem gibt es momentan keine Lösung für die Speicherung großer Datenmengen auf Chipebene. Um dieses Problem lösen zu können, ist es notwendig die Datenmenge bereits auf Chipebene mittels supraleitender Elektronik vorzuverarbeiten zum Beispiel mit einem Dezimationsfilter [127], welcher an die Komparatorausgänge angeschlossen wird.

5.4 Simulationsergebnisse zum supraleitenden 4-bit Flash-AD-Wandler

Wenn die Komparatoren nicht exakt justiert werden, kommt es zu Wandelfehlern. Um dies zu vermeiden, müssen alle 4 QOJS-Zellen den 1/0 Übergang bei $I_{\rm in} = 0\mu$ A haben. Die Periodendauer der logischen 1 und 0 sollten gleich sein, sodass gilt: das Verhältnis von $\frac{I_{\rm on}}{I_{\rm on} + I_{\rm off}} = 50\%$. Dies kann mittels der Ströme $I_{\rm BO}$ und $I_{\rm B1}$ jeder QOJS-Zelle justiert werden. Die Simulation eines 4-Bit Flash-AD-Wandlers wurde mit JSIM, ohne Berücksichtigung des thermischen Rauschens durchgeführt. Abbildung 5.5 stellt die Simulationsergebnisse für diesen Fall dar. In der Abbildung ist zu erkennen, dass die einzelnen QOJS-Zellen nicht gut aufeinander abgestimmt sind. Idealer Weise sollten beim Überschreiten des maximalen Stromes des Wandlers das digitale Ausgangssginal von 1111 auf 0000 springen. Wie man sieht, wechseln die Komparatoren jedoch nicht beim gleichen Stromwert ihr Ausgangssignal. Demzufolge wird eine große Unsicherheit beim Übergang



Abbildung 5.5: Ausgänge des 4-Bit Flash-AD-Wandler für T = 0 K. Eine Fehlerkorrektur für supraleitene Flash-AD-Wandler wurde mit Hilfe einer digitalen Logikschaltung in [128] demonstriert.

für alle Bits auftreten. Dieses Problem erfordert eine genaue Justierung der QOJS-Zelle

und des R/2R-Netzwerks. Die transiente Simulation ohne Rauschen und bei einer Taktfrequenz von $f_{\rm clk} = 10 \,\text{GHz}$ zeigt Wandlungsfehler, wie in Abbildung 5.6 dargestellt ist. Eine weitere Simulation wurde mit den gleichen Einstellungen aber für ein sinus-



Abbildung 5.6: Wandlungsergebnisse des 4-bit Komparators für T = 0 K, $f_{clk} = 10 GHz$, Eingangsstrom ist eine lineare Rampe zwischen 0 - 16 mA.

förmiges Signal, wie in Abbildung. 5.7 gezeigt wird, durchgeführt. Die Abbildungen 5.5



Abbildung 5.7: Wandlungsergebnisse des 4-bit Komparators für T = 0 K, $f_{clk} = 10 GHz$, Eingangsstrom ist ein sinusförmiges Signal: $8 \text{ mA} \cdot \sin(2\pi \cdot 200 \text{ MHz} \cdot t) + 8 \text{ mA}$.

und 5.7 bestätigen die Funktionalität des Flash-AD-Wandlers mit der Taktfrequenz von $f_{\rm clk} = 10 \,{\rm GHz}$ und einer Auflösung von vier Bits, d. h. 16 Werte. Dieser AD-Wandler

wurde auch für $f_{\rm clk} = 20 \,{\rm GHz}$ untersucht und die Ergebnisse haben die korrekte Funktionalität des Flash-AD-Wandlers bestätigt. Für Taktfrequenzen höher als $f_{\rm clk} = 20 \,{\rm GHz}$ hat der Wandler nicht korrekt funktioniert. Die Version des Flash-AD-Wandlers mit den robusteren QOJS-Komparatoren zeigt eine gute Leistung in den Schaltungssimulationen für Taktfrequenzen unterhalb von 20 GHz. Die Hysterese des QOJS-Komparator konnte durch die Reoptimierung der Schaltungsparameter vollständig entfernt werden. Das betrachtete Plateau bei der 50%-Stufe ist ein charakteristisches Merkmal für alle Arten der Josephson-basierten Komparatorschaltungen. Beim Optimierungsprozess wurde ein besonderes Augenmerk auf die Beseitigung dieses Plateaus für neue Entwürfe gerichtet. Da der QOJS-Komparator Trigger-Impulse reflektieren kann, wurde ein zusätzlicher Impulstreiber vor dem Komparator eingeführt, um den Rückeinfluss solcher Reflexion zu anderen Bits des Wandlers durch das Taktverteilungsnetzwerk zu vermeiden.

5.5 Entwurfsregeln für einen supraleitenden Flash-AD-Wandler

Flash-AD-Wandler zeichnen sich dadurch aus, dass die gesamte Umwandlung in einem Schritt durchgeführt wird. Dadurch erreichen sie sehr hohe Umwandlungsraten. Der QOJS-Komparator ist ein wesentlicher Baustein im Flash-AD-Wandler. Die ideale Kennlinie des QOJS-Komparators ist in Abbildung 5.8 dargestellt. Daraus lassen sich die wesentlichen Entwurfsregeln direkt ableiten. Um den Zusammenhang zwischen Entwurfsgrößen, Technologieparametern und den daraus folgenden Leistungsmerkmalen zu verdeutlichen, werden folgende Annahmen getroffen:

- 4 bit Dynamikbereich,
- Stromperiode der Kennlinie des QOJS-Komparators $\Delta I = 200 \,\mu\text{A}$,
- Grauzone des Übergangsbereiches 0-1 ist gleich der Grauzone des Übergangsbereiches 1-0 und beträgt $10 \,\mu\text{A}$,
- der Hochfrequenzeingang besitzt eine Eingangsimpedanz von $50\,\Omega$.

Das R-2R-Netzwerk, welches in der Abbildung 5.9 gezeigt wird, dient zur Aufteilung des Eingangsstromes $I_{\rm in}$. Der erste Komparator erhält $I_{\rm in}/2$ als größten Stromanteil. Damit ist er besonders empfindlich und liefert das LSB. Der letzte Komparator erhält nur $I_{\rm in}/16$



Abbildung 5.8: Schematische Darstellung der idealen Kennlinie eines QOJS-Komparators. Die Abbildung zeigt die Schaltwahrscheinlichkeit als Funktion des Eingangsstromes.

und liefert das MSB. Es folgt somit $LSB = 100 \,\mu\text{A}$ und daraus ergibt sich der Dynamikbereich von I_{in} mit einem Wert von 1,6 mA. Aus der HF-Eingangsimpedanz von 50 Ω



Abbildung 5.9: R-2R-Netzwerk und die Verbindung zu den QOJS-Komparatoren.

folgt die Eingangsspannung $U_{\rm FS} = 80 {\rm mV}$ und die notwendige Eingangsleistung beträgt $P_{\rm FS} = 120 \,\mu {\rm W}$. Für einen empfindlichen HF-Empfänger ist das relativ viel Leistung. Die Genauigkeit (siehe Abbildung 5.6) des Flash-AD-Wandlers hängt von folgenden Faktoren ab:

- Genauigkeit des R-2R-Netzwerkes,
- Genauigkeit der Induktivität im QOJS-Komparator und somit der Periode der einzelnen QOJS-Komparatoren,
- kritische Ströme der Josephson-Kontakte.

Für einen halbleitenden *n*-bit Flash-AD-Wandler benötigt man 2^{n} -1 Komparatoren. Die oben genannten Einflussfaktoren verursachen technologisch bedingt ungenaue Ubergangsbereiche. Der wesentliche Vorteil der Halbleitertechnik ist die sehr hohe Integrationsdichte. Damit sind Flash-AD-Wandler bis zu 18 bit möglich. Die hohe Anzahl von Komparatoren kann zu mehrdeutigen Ausgangssignalen führen [25]. Durch eine zusätzliche Logikschaltung am Ausgang des AD-Wandlers können diese Probleme verringert werden und eindeutige Ausgangsdaten geliefert werden. Für einen supraleitenden n-bit Flash-AD-Wandler benötigt man nur *n* Komparatoren. Der Übergangsbereich ist immer eindeutig einem Ausgangswert zugeordnet. Abbildung 5.6 zeigt aber deutlich, dass bei Parameterabweichungen der einzelnen Komparatoren signifikante Wandlungsfehler entstehen können. Daraus ergibt sich, dass die praktische Auflösung wesentlich durch die technologische Prameterstreuung bestimmt wird. Zum Beispiel benötigt man für einen 8-bit supraleitenden Flash-AD-Wandler 8 Komparatoren. Der letzte Komparator und damit der letzte Widerstand im R-2R-Netzwerk benötigt eine Genauigkeit von 1/256, d. h. $\approx 0.4\%$. Das ist eine sehr hohe Anforderung und deshalb besitzen praktische Realisierungen oft nur 4 bit oder 5 bit. Wie im Kapitel 3 Abbildung 3.35 gezeigt wurde, kann ein QOJS-Komparator in Fluxonics Technologie [12] bis zu einer Taktfrequenz von 20 GHz mit einer konstanten Grauzone von $40\,\mu\text{A}$ betrieben werden. In diesem Bereich der Taktfrequenz entstehen keine Nichtlinearitäten.

Das heißt, es gibt eine hohe Zuverlässigkeit bei der Komparatorentscheidung und daraus resultiert ein hohes SNR. Um einen Überblick zu erhalten, werden die Werte in der Abbildung 5.10 zusammengefasst. Wenn ein supraleitender Flash-AD-Wandler mit





erhaltene Werte

Abbildung 5.10: Entwurfsbeispiel für den supraleitenden Flash-AD-Wandler.

weniger Eingangsleistung notwendig ist, muss das LSB verringert werden. Die untere Grenze ist aber durch die Grauzone gegeben (siehe Abbildung 5.11). Der Übergangsbereich zwischen einer Entscheidung für eine 1 und einer Entscheidung für eine 0 benötigt wenigstens eine Stromänderung in Höhe der Grauzone. Daraus folgt, das kleinste mögliche LSB ist gleich die Grauzone ($LSB = GZ = 10 \,\mu\text{A}$). Unter dieser Annahme folgt $MSB = 160 \,\mu\text{A}$ (entspricht auch dem maximal Eingangsstrom) und damit die Eingangsspannung: $U_{\text{FS}} = 8 \,\text{mV}$ und die Leistung $P_{\text{FS}} \approx 1, 2 \,\mu\text{W}$. Im Folgenden betrachten wir das Rauschen im Eingangssignal, um die praktische Realisierung dieser Parameter zu bewerten. Die Rauschspannung U_R für einen Widerstand bei einer bestimmten Bandbreite B



Abbildung 5.11: Die schematische Darstellung der Kennlinie der Schaltwahrscheinlichkeit gegen den Eingangsstrom für QOJS-Komparator für ein kleinst möglich LSB.

wird entsprechend der folgenden Gleichung berechnet [129]:

$$U_R = \sqrt{4k_B \cdot T \cdot R \cdot B},\tag{5.1}$$

wobei T die Temperatur in Kelvin und R der Widerstand ist. Bei einer Bandbreite von 20 GHz und einem Widerstand von 50 Ω ergibt sich eine mittlere Rauschspannung von 15 μ V. Das entspricht der typischen spektralen Rauschspannungsdichte für einen guten Halbleiterverstärker. Diese beträgt etwa $0,1 \text{ nV}/\sqrt{(\text{Hz})}$ [130]. Für eine Bandbreite von 20 GHz erhält man eine Rauschspannung von $14 \,\mu$ V. Daraus ergibt sich ein mittlerer Rauschstrom an 50 Ω von ca. $0,3 \,\mu$ A. Damit ergibt sich eine mögliche ENOB = $log_2\left(\frac{U_{FS}}{U_R}\right) = log_2\left(\frac{8\text{mV}}{14\mu\text{V}}\right)$ von 9 bits. Das passt zu den aus der Literatur bekannten Realisierung von Flash-AD-Wandlern mit dieser Bandbreite [85].

Wenn man die Bandbreite auf 1 GHz begrenzt, sind bereits 11 bit theoretisch möglich.

Mit diesen Ergebnissen lassen sich klare Entwurfsregeln formulieren. Die Grauzone ist durch die Technologie und die Schaltungstopologie vorgegeben. Aus der Grauzone kann man direkt das mögliche LSB ableiten und mit einer gegebenen Bandbreite, wie oben gezeigt, auf die best mögliche EONB schließen. Hierbei ist zu beachten, dass die Grauzone von der Taktfrequenz abhängig ist und damit einen direkten Einfluss auf die mögliche Bandbreite besitzt, d. h. $f_{\rm max}$ ist die maximal mögliche Taktfrequenz, die in 3.3.2.3 für die Fluxonics-Technologie und anderen Technolgien gezeigt wurde. Für den Entwurf nimmt man aber die Taktfrequenz $f_{\rm clk}$ kleiner als $f_{\rm max}$ und somit die Bandbreite B ent-

sprechend des Nyquist-Kriteriums [23] kleiner als $f_{\rm clk}/2$. Das folgende Blockdiagramm (Abbildung 5.12) stellt die verschiedenen Abhängigkeiten zwischen den oben genannten Parametern dar.



Abbildung 5.12: Das Blockdiagramm zur Veranschaulichung der Entwurfsregeln des Flash-AD-Wandlers.

Kapitel 6

Zusammenfassung

Die supraleitende Elektronik bietet vielversprechende technische Eigenschaften. Sie ermöglicht sehr hohe Schaltgeschwindigkeiten in Kombination mit einer niedrigen Schaltenergie. Durch die sehr niedrige Schaltenergie sind supraleitende Elektronikschaltungen sehr sensitiv gegenüber äußeren Einflüssen. Durch die niedrige Betriebstemperatur von typisch 4,2 Kelvin ist das intrinsische thermische Rauschen sehr niedrig. Es stellt sich ein Signal-Rausch-Verhältnis ein, welches eine sichere digitale Funktionalität der Schaltung garantiert und gleichzeitig an der Schaltschwelle eines Komparators einen nicht zu vernachlässigbaren Einfluss besitzt. In der Arbeit wird der Einfluss des thermischen Rauschens auf die Empfindlichkeit von supraleitenden Komparatoren analysiert.

Die Kombination aus Empfindlichkeit und sehr hoher Schaltgeschwindigkeit macht die supraleitende Elektronik besonders wertvoll für die Anwendung in Analog-Digital-Wandlern. In Spezialanwendungen mit besonders hohen Anforderungen an die Geschwindigkeit bietet die supraleitende Elektronik eine vielversprechende Alternative zur etablierten Halbleiterelektronik. Das Basiselement eines jeden Analog-Digital-Wandlers ist der Komparator. In der vorliegenden Arbeit wurden Konzepte der supraleitenden Analog-Digital-Wandler analysiert und daraus Entwurfsregeln abgeleitet. Dabei wurde im ersten Schritt der Komparator hinsichtlich seiner Empfindlichkeit in Bezug auf die Taktfrequenz untersucht. Dies erfolgte durch Simulationen und experimentelle Untersuchungen am Beispiel von zwei unterschiedlichen Komparatoren. Im zweiten Schritt wurden diese Ergebnisse auf die jeweiligen Analog-Digital-Wandler übertragen.

In **Kapitel 2** dieser Arbeit werden die im weiteren Verlauf der Arbeit benötigten Grundlagen der supraleitenden Elektronik vorgestellt. Die allgemeinen Grundlagen von Analog-Digital-Wandlern und deren wichtigste Kenngrößen werden ebenfalls in diesem Kapitel beschrieben. **Kapitel 3** befasst sich mit genauen Analysen von supraleitenden Komparatoren als Entscheidungselemente der supraleitenden Elektronik. Beispielhaft werden an zwei verschiedenen Arten von supraleitenden Komparatoren, dem Josephson-Komparator und dem Quasi-One-Junction SQUID-Komparator, eine neue Analysemethode und deren Ergebnisse vorgestellt. Im Gegensatz zu den in der Literatur vorhandenen Parameterstudien wurde in dieser Arbeit für einen bestimmten Parametersatz der Einfluss der Taktfrequenz auf die Empfindlichkeit des Komparators untersucht. Dabei wurde die Grauzone des Komparators als Maß für dessen Empfindlichkeit verwendet. Die Beziehung zwischen der Empfindlichkeit und der Geschwindigkeit des Komparators wurden mit unterschiedlichen Darstellungsarten veranschaulicht.

Das wesentliche Ergebnis dieser Untersuchung ist, dass es eine minimale Grauzone gibt. Diese ist allerdings nur bei sehr niedrigen Taktfrequenzen vorhanden. Für höhere Taktfrequenzen besitzt der Komparator auch eine höhere Grauzone. Mit Simulationen wurde der Zusammenhang von maximaler Taktfrequenz und Empfindlichkeit studiert. Diese Untersuchung wurde für verschiedene Herstellungstechnologien wiederholt und aus den Ergebnissen der allgemeine technologieunabhängige Zusammenhang zwischen Taktfrequenz und Empfindlichkeit hergeleitet. Die erarbeiteten Zusammenhänge wurden durch eigene experimentelle Ergebnisse am Beispiel der 1 kA/cm²-Technologie bestätigt. Zur Verifikation der Ergebnisse, die sich auf eine andere Herstellungstechnologie beziehen, wurden Messergebnisse aus der Literatur verwendet.

In **Kapitel 4** wurde ein supraleitender $\Sigma - \Delta$ -AD-Wandler basierend auf dem Josephson-Komparator untersucht. Die Abhängigkeiten zwischen dem Signal-Rausch-Verhältnis SNR des Wandlers und einerseits den Systemparametern (z. B. Taktfrequenz, Bandbreite, etc.) und andererseits den Schaltungsparametern (z. B. L_s, R_s) unter Betrachtung der Grauzone als Randbedingung wurden dargestellt. Daraus wurden Entwurfsregeln für den supraleitenden $\Sigma - \Delta$ -AD-Wandler abgeleitet.

In **Kapitel 5** wurde ein supraleitender 4-Bit Flash-AD-Wandler basierend auf einer robusten Version des QOJS-Komparators untersucht. Es wurden die Wandlungsergebnisse dargestellt. Am Ende werden Entwurfsregeln für den supraleitenden Flash-AD-Wandler bezüglich der Genauigkeit basierend auf den Parameterabhängigkeiten für QOJS-Komparator im Kapitel 3 abgeleitet.

Unter Berücksichtigung der Ergebnisse dieser Arbeit leistet die Arbeit einen wesentlichen Beitrag zu Dimensionierungsaspekten im Entwurf.
Literaturverzeichnis

- [1] DE-CIX-German Internet Exchange, Traffic statistics.https://www.decix.net/about/statistics/,Abruf 17.September 2014.
- [2] D. S. Holmes, A. L. Ripple, and M. A. Manheimer, "Energy-efficient superconducting computing-power budgets and requirements," *IEEE Trans. Appl. Superconductivity*, vol. 23, pp. 17016–10, June 2013.
- [3] N. Takeuchi, T. Ortlepp, Y. Yamanashi, and N. Yoshikawa, "Novel latch for adiabatic quantum-flux-parametron logic," *Journal of Applied Physics*, vol. 115, p. 103913, 2014.
- [4] M. A. Manheimer, "Low-frequency applications of superconducting quantum interference devices," *The Next Wave*, vol. 20, no. 2, 2013.
- [5] J. Lorinez, T. Garma, and G. Petrovic, "Measurements and modelling of base station power consumption under real traffic loads," *Sensors*, vol. 12, pp. 4281–4310, March 2012.
- [6] J. Clarke, "Low-frequency applications of superconducting quantum interference devices," *Proceedings of IEEE*, vol. 61, no. 1, 1973.
- [7] C. Kittel, *Einführung in die Festkörperphysik*. R.Oldenbourg Verlag, München Wien, 1999.
- [8] W. Buckel, Supraleitung: Grundlagen und Anwendungen. Physik-Verlag, Weinheim, 1977.
- [9] A. Barone and G. Paterno, *Physics and applications of the Josephson effect*. John Wiley & Sons, New York, 1982.

- [10] O. A. Mukhanov, V. K. Semenov, and K. K. Likharev, "Ultimate performance of the RSFQ logic circuits," *IEEE Trans. on Magnetics*, vol. 23, pp. 759–762, March 1987.
- [11] P. Bunyk, K. Likharev, and D. Zinoviev, "RSFQ technology: Physics and devices," International journal of high speed electronics and systems, vol. 11, no. 1, pp. 257– 305, 2001.
- [12] J. Kunert, O. Brandel, S. Linzen, O. Wetzstein, H. Toepfer, T. Ortlepp, and H.-G. Meyer, "Recent developments in superconductor digital electronics technology at fluxonics foundry," *IEEE Trans. Appl. Superconductivity*, vol. 23, no. 5, October 2013.
- [13] www.fluxonics-foundry.de.
- [14] K. K. Likharev, Dynamics of Josephson junctions and circuits. Gordon and Breach Science Publishers, New York, 1986.
- [15] F. London, "On the problem of the molecular theory of superconductivity," Phys. Rev., vol. 74, no. 5, pp. 562–573, September 1948.
- [16] B. S. Deaver and W. M. Fairbank, "Experimental evidence for quantized flux in superconducting cylinders," *Phys. Rev. Lett.*, vol. 7, no. 2, pp. 43–46, July 1961.
- [17] R. Doll and M. Näbauer, "Experimental proof of magnetic flux quantization in a superconducting ring," *Phys. Rev. Lett.*, vol. 7, no. 2, pp. 51–52, July 1961.
- [18] H. Rogalla and P. H. Kes, 100 years of superconductivity. Taylor & Francis Group, Boca Raton London New York, 2011.
- [19] K. K. Likharev and V. K. Semenov, "RSFQ Logic/Memory Family: A new Josephson-junction technology for sub-terahertz-clock-frequency digital systems," *IEEE Trans. Appl. Superconductivity*, vol. 1, pp. 3–28, March 1991.
- [20] S. V. Polonsky, V. K. Semenov, P. I. Bunyk, A. F. Kirichenko, A. Kidiyarov-Shevchenko, O. A. Mukhanov, P. N. Shevchenko, D. F. Schneider, D. Y. Zinoviev, and K. K. Likharev, "New RSFQ circuits," *IEEE Trans. Appl. Superconductivity*, vol. 3, no. 1, pp. 2566–2577, 1993.
- [21] E. Rainer and P. Leonhard, A/D- und D/A-Wandler: Grundlagen, Prinzipschaltungen und Applikationen. Franzis, München, 1990.

- [22] H. Zander, Datenwandler. A/D- und DA-Wandler- Schnittstellen der digitalen Signalverarbeitung. Vogel, Würzburg, 1990.
- [23] P. Stuhlmueller, A/D-Wandler in embedded Systemen : Aufbau und Anwendung. Franzis, Poing, 2004.
- [24] Analog Devices, Application Note AN-282.
- [25] C. Siemers and A. Sikora, *Taschenbuch Digitaltechnik*. Fachbuchverl. Leipzig im Carl-Hanser-Verlag, München, 2007.
- [26] U. Tietze and C. Schenk, *Halbleiter-Schaltungstechnik*. Springer, Heidelberg, 1978.
- [27] M. Roth and N. Hirt, Schaltungen f
 ür Digital-Analog- und Analog-Digital-Umsetzer. In: Taschenbuch Elektrotechnik, Bd. 3/II (Hrsg. E. Philippow). Verlag Technik Berlin, 1988.
- [28] M. Seifart, Analoge Schaltungen. Verlag Technik, Berlin, 1989.
- [29] O. A. Mukhanov, D. Gupta, A. M. Kadin, and V. K. Semenov, "Superconductor analog-to-digital converters," *Proceedings of the IEEE*, vol. 92, pp. 1564–1584, October 2004.
- [30] J. C. Candy, B. A. Wooley, and O. Benjamin, "A voiceband codec with digital filtering," *IEEE Transactions on Communications*, vol. 29, pp. 815–830, June 1981.
- [31] T. Reich, Development of a digital SQUID magnetometer for widely varying Fields in urban environment. Dissertation, TU Ilmenau, 2009.
- [32] I. Haverkamp, Systementwicklung und Optimierung eines hochempfindlichen digitalen Magnetfeldsensors. Dissertation, TU Ilmenau, 2013.
- [33] D. F. Hoeschele, Analog-to-Digital and Digital-to-Analog Conversion Techniques. Wiley, New York, 1994.
- [34] W. Kester, Analog-Digital Conversion. Analog Devices, Inc. USA, 2004.
- [35] R. H. Walden, "Analog-to-digital converter survey and analysis," *IEEE Journal on selected areas in communications*, vol. 17, pp. 539–550, April 1999.
- [36] B. Murmann, "A/D converter trends: power dissipation, scaling and digitally assisted architectures," *Proceedings of IEEE Custom Integrated Circuits Conference* (CICC), pp. 105–112, September 2008.

- [37] —, *Limits on ADC power dissipation*. Springer, 2006.
- [38] L. H. Corporales, E. Prefasi, E. Pun, and S. Patón, "A 1.2-MHz 10-bit continuoustime Sigma–Delta ADC using a time encoding quantizer," *IEEE Transactions on Circuits and Systems-II*, vol. 56, pp. 16–20, January 2009.
- [39] S.-K. Lee, S.-J. Park, H.-J. Park, and J.-Y. Sim, "A 21 fJ/conversion-step 100kS/s 10-bit ADC with a low-noise time-domain comparator for low-power sensor interface," *IEEE Journal of Solid-State Circuits*, vol. 46, pp. 651–659, March 2011.
- [40] H.-S. Lee, L. Brooks, and C. G. Sodini, "Zero-Crossing-Based Ultra-Low-Power A/D converters," *Proceedings of the IEEE*, vol. 98, pp. 315 – 332, January 2010.
- [41] K. Lee, R. Miller, and G. C. Temes, "An 8.1 mW, 82 dB Delta-Sigma ADC with 1.9 MHz BW and 98 dB THD," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2202–2211, August 2009.
- [42] J. De Maeyer, P. Rombouts, and L. Weyten, "Nyquist-criterion based design of a CT 61-ADC with a reduced number of comparators," *Proceedings of IEEE ICECS*, pp. 411–414, 2006.
- [43] G. Li, Y. M. Tousi, A. Hassibi, and E. Afshari, "Delay-Line-Based Analog-to-Digital converters," *IEEE Transactions on Circuits and Systems*, vol. 56, pp. 464–468, June 2009.
- [44] T. Sundstroem and A. Alvandpour, "Utilizing process variations for reference generation in a flash ADC," *IEEE Transactions on Circuits and Systems—II*, vol. 56, pp. 364–368, May 2009.
- [45] M. Z. Straayer and M. H. Perrott, "A 12-Bit, 10-MHz Bandwidth, continuous-time Σ – Δ 61 ADC With a 5-bit, 950-MS/s VCO-based quantizer," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 805–814, April 2008.
- [46] S. Park, Y. Palaskas, and M. P. Flynn, "A 4-GS/s 4-bit flash ADC in 0.18-μm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 42, pp. 1865–1872, September 2007.
- [47] H. Roh, H. Kim, Y. Choi, J. Roh, Y.-G. Kim, and J.-K. Kwon, "A 0.6-V Delta–Sigma modulator with subthreshold-leakage suppression switches," *IEEE Transactions on Circuits and Systems—II*, vol. 56, pp. 825–829, November 2009.

- [48] J. Roh, S. Byun, Y. Choi, H. Roh, Y.-G. Kim, and J.-K. Kwon, "A 0.9-V 60-μW 1-bit 4th-order delta-sigma modulator with 83-dB dynamic range," *IEEE Journal* of Solid-State Circuits, vol. 43, pp. 361–370, February 2008.
- [49] Y. Aiba, K. Tomioka, Y. Nakashima, K. Hamashita, and B.-S. Song, "A fifth-order Gm–C continuous-time modulator with process-insensitive input linear range," *IE-EE Journal of Solid-State Circuits*, vol. 44, pp. 2381–2391, September 2009.
- [50] E. Bilhan and F. Maloberti, "A wideband Sigma-Delta modulator with crosscoupled two-paths," *IEEE Transactions on Circuits and Systems-I*, vol. 44, pp. 886–893, May 2009.
- [51] F. Cannillo and C. Toumazou, "Subthreshold parallel FM-to-Digital Δ-Σ converter with output-bit-stream addition by interleaving," *IEEE Transactions on Circuits* and Systems-I, vol. 56, pp. 1576–1589, August 2009.
- [52] C.-Y. Chen, M. Le, and K. Y. Kim, "A low power 6-bit flash ADC with reference voltage and common-mode calibration," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 1041–1046, April 2009.
- [53] A. J. Chen and Y. P. Xu, "Multibit Delta-Sigma modulator with noise-shaping dynamic element matching," *IEEE Transactions on Circuits and Systems-I*, vol. 56, pp. 1125–1133, June 2009.
- [54] H.-C. Choi, Y.-J. Kim, G.-C. Ahn, and S.-H. Lee, "A 1.2-V 12-b 120-MS/s SHAfree dual-channel Nyquist ADC based on midcode calibration," *IEEE Transactions* on Circuits and Systems-I, vol. 56, pp. 894–901, May 2009.
- [55] Y. Fujimoto, Y. Kanazawa, P. L. Ré, and K. Iizuka, "A 100 MS/s 4 MHz bandwidth 70 dB SNR Δ – Σ ADC in 90 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 1697–1708, June 2009.
- [56] L. Yao, M. S. J. Steyaert, and W. Sansen, "A 1-V 140μW 88-dB audio Sigma-Delta modulator in 90-nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 39, pp. 1809–1818, November 2004.
- [57] A. Gharbiya and D. A. Johns, "A 12-bit 3.125 MHz bandwidth 0–3 mash Delta-Sigma modulator," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2010–2018, July 2009.

- [58] B. P. Ginsburg and A. P. Chandrakasan, "Highly interleaved 5-bit, 250-MSample/s, 1.2-mW ADC with redundant channels in 65-nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 2641–2650, December 2008.
- [59] A. Hart and S. P. Voinigescu, "A 1 GHz bandwidth low-pass ADC with 20–50 GHz adjustable sampling rate," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 1401–1414, May 2009.
- [60] X.-Y. He, K.-P. Pun, and P. Kinget, "A 0.5-V wideband amplifier for a 1-MHz CT complex Delta-Sigma modulator," *IEEE Transactions on Circuits and Systems-II*, vol. 56, pp. 805–809, November 2009.
- [61] H.-C. Hong and G.-M. Lee, "A 65-fJ/conversion-step 0.9-V 200-kS/s rail-to-rail 8bit successive approximation ADC," *IEEE Journal of Solid-State Circuits*, vol. 42, pp. 2161–2168, October 2007.
- [62] M.-C. Huang and S.-I. Liu, "A fully differential comparator-based switchedcapacitor ΔΣ modulator," *IEEE Transactions on Circuits and Systems-II*, vol. 56, pp. 369–373, May 2009.
- [63] L.-H. Hung and T.-C. Lee, "A split-based digital background calibration technique in pipelined ADCs," *IEEE Transactions on Circuits and Systems-II*, vol. 56, pp. 855–859, November 2009.
- [64] R. Kertis, J. S. Humble, M. A. Duan-Lindberg, R. A. Philpott, K. E. Fritz, D. J. Schwab, J. F. Prairie, B. K. Gilbert, and E. S. Daniel, "A 20 GS/s 5-Bit SiGe BiCMOS dual-Nyquist flash ADC with sampling capability up to 35 GS/s featuring offset corrected exclusive-Or comparators," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2295–2311, September 2009.
- [65] K. Pun, S. Chatterjee, and P. Kinget, "A 0.5-V 74-dB SNDR 25-kHz continuoustime delta-sigma modulator with a return-to-open DAC," *IEEE Journal of Solid-State Circuits*, vol. 42, pp. 496–507, March 2007.
- [66] J. Sauerbrey, T. Tille, D. Schmitt-Landsiedel, and R. Thewes, "A 0.7-V MOSFETonly switched-opamp Σ – Δ modulator in standard digital CMOS technology," *IEEE Journal of Solid-State Circuits*, vol. 37, pp. 1662–1669, December 2002.

- [67] R. Yousry, E. Hegazi, and H. F. Ragai, "A third-order 9-Bit 10-MHz CMOS Δ Σ with one active stage," *IEEE Transactions on Circuits and Systems-I*, vol. 55, pp. 2469–2482, October 2008.
- [68] C. S. Taillefer and G. W. Roberts, "Δ Σ A/D conversion via time-mode signal processing," *IEEE Transactions on Circuits and Systems-I*, vol. 56, pp. 1908–1920, September 2009.
- [69] G. Van der Plas and B. Verbruggen, "A 150 MS/s 133 μW 7 bit ADC in 90 nm digital CMOS," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 2631–2639, December 2008.
- [70] H. Van de Vel, B. A. J. Buter, H. van der Ploeg, M. Vertregt, G. J. G. M. Geelen, and E. J. F. Paulus, "A 1.2-V 250-mW 14-b 100-MS/s digitally calibrated pipeline ADC in 90-nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 1047– 1056, April 2009.
- [71] A. Varzaghani and C.-K. K. Yang, "A 4.8 GS/s 5-bit ADC-based receiver with embedded DFE for signal equalization," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 901–915, March 2009.
- [72] H. Wang, X. Wang, P. J. Hurst, and S. H. Lewis, "Nested digital background calibration of a 12-bit pipelined ADC without an input SHA," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2780–2789, October 2009.
- [73] J. K. Fiorenza, T. Speke, P. Holloway, C. G. Sodini, and H.-S. Lee, "Comparatorbased switched-capacitor circuits for scaled CMOS technologies," *IEEE Journal of Solid-State Circuits*, vol. 41, pp. 2658–2668, December 2006.
- [74] T. Song, Z. Cao, and S. Yan, "A 2.7-mW 2-MHz continuous-time Σ Δ modulator with a hybrid active–passive loop filter," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 330–341, February 2008.
- [75] Y.-S. Shu, M. Kyung, B.-S. Song, and B. Pain, "A 10~15-bit 60-MS/s floatingpoint ADC with digital gain and offset calibration," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2356–2364, September 2009.
- [76] S. Shahramian, S. P. Voinigescu, and A. C. Carusone, "A 35-GS/s, 4-Bit flash ADC with active data and clock distribution trees," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 1709–1720, June 2009.

- [77] N. Sasidhar, Y.-J. Kook, S. Takeuchi, K. Hamashita, K. Takasuka, P. K. Hanumolu, and U.-K. Moon, "A low power pipelined ADC using capacitor and Opamp sharing technique with a scheme to cancel the effect of signal dependent kickback," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2392–2401, September 2009.
- [78] B. D. Sahoo and B. Razavi, "A 12-bit 200-MHz CMOS ADC," IEEE Journal of Solid-State Circuits, vol. 44, pp. 2366–2380, September 2009.
- [79] E. Prefasi, L. Hernandez, S. Paton, A. Wiesbauer, R. Gaggl, and E. Pun, "A 0.1 mm², wide bandwidth continuous-time ΣΔ ADC based on a time encoding quantizer in 0.13 µW CMOS," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2745–2754, October 2009.
- [80] J. McNeill, C. David, M. Coln, and R. Croughwell, ""Split ADC" calibration for alldigital correction of time-interleaved ADC errors," *IEEE Transactions on Circuits* and Systems—II, vol. 56, pp. 344–348, May 2009.
- [81] M. G. Kim, G.-C. Ahn, P. K. Hanumolu, S.-H. Lee, S.-H. Kim, S.-B. You, J.-W. Kim, G. C. Temes, and U.-K. Moon, "A 0.9 V 92 dB double-sampled switched-RC Delta-Sigma audio ADC," *IEEE Journal of Solid-State Circuits*, vol. 43, pp. 1195–1206, May 2008.
- [82] M. G. Kim, P. K. Hanumolu, and U.-K. Moon, "A 10 MS/s 11-bit 0.19 mm² algorithmic ADC with improved clocking scheme," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2348–2355, September 2009.
- [83] H. Kim, J. Lee, T. Copani, S. Bazarjani, S. Kiaei, and B. Bakkaloglu, "Adaptive blocker rejection continuous-time ΣΔ ADC for mobile WiMAX applications," *IEEE Journal of Solid-State Circuits*, vol. 44, pp. 2766–2779, October 2009.
- [84] J. Kim, T.-K. Jang, Y.-G. Yoon, and S. Cho, "Analysis and design of voltagecontrolled oscillator based analog-to-digital converter," *IEEE Transactions on Circuits and Systems*—*I*, vol. 57, pp. 18–30, January 2010.
- [85] H. Suzuki, M. Oikawa, K. Nishii, K. Ishihara, K. Fujiwara, M. Maruyama, and M. Hidaka, "Design and demonstration of a 5-bit flash-type SFQ A/D converter integrated with error correction and interleaving circuits," *IEEE Trans. Appl. Superconductivity*, vol. 21, pp. 671–676, June 2011.

- [86] Y. Liu, X.-H. Li, D.-N. Wang, W.-L. Wang, and J.-X. Li, "Analysis and comparison of performance of frequency standard measurement systems based on beatfrequency method," *IEEE Frequency Control Symposium*, no. 978-1-4244-1795-7, pp. 479–483, 2008.
- [87] M. Maruyama, H. Suzuki, Y. Hashimoto, and M. Hidaka, "A flash A/D converter using complementarily combined SQUIDs," *IEEE Trans. Appl. Superconductivity*, vol. 19, pp. 680–684, June 2009.
- [88] D. K. Brock, E. K. Track, and J. M. Rowell, "Superconductor ICs: the 100-GHz second generation," *Spectrum*, *IEEE*, vol. 37, no. 12, pp. 40–46, Dec 2000.
- [89] O. A. Mukhanov, D. Kirichenko, I. V. Vernik, T. V. Filippov, A. Kirichenko, R. Webber, V. Dotsenko, A. Talalaeviskii, J. C. Tang, A. Sahu, P. Shevchenko, R. Miller, S. B. Kaplan, S. Sarwana, and D. Gupta, "Superconductor digital-RF receiver systems," *IEICE Trans. on Electronics*, vol. E91C, no. 3, pp. 306–317, MAR 2008.
- [90] K. Tanabe, H. Wakana, K. Tsubone, Y. Tarutani, S. Adachi, Y. Ishimaru, M. Maruyama, T. Hato, A. Yoshida, and H. Suzuki, "Advances in High-Tc Single Flux Quantum Device Technologies," *IEICE Trans. on Electronics*, vol. E91-C, no. 3, pp. 280–292, 2008.
- [91] H. Ko and T. Van Duzer, "A new high-speed periodic-threshold comparator for use in a Josephson A/D converter," *IEEE Journal of Solid-State Circuits*, vol. 23, no. 4, pp. 1017–1021, August 1988.
- [92] T. Ortlepp and F. H. Uhlmann, "Noise analysis for intrinsic and external shunted Josephson junctions," *Supercond. Sci. Technol.*, vol. 17, pp. 112–116, February 2004.
- [93] J. Satchell, "Stochastic simulation of SFQ logic," IEEE Trans. Appl. Superconductivity, vol. 7, no. 2, pp. 3315–3318, June 1997.
- [94] T. V. Filippov and V. K. Kornev, "Sensitivity of the balanced Josephson junction comparator," *IEEE Trans. Magn.*, vol. 27, no. 2, pp. 2452–2455, 1991.
- [95] Q. P. Herr, M. W. Johnson, and M. J. Feldman, "Temperature-dependent bit-error rate of a clocked superconducting digital circuit," *IEEE Trans. Appl. Superconductivity*, vol. 9, no. 2, pp. 3594–3598, June 1999.

- [96] B. Ebert, O. Mielke, J. Kunert, R. Stolz, and T. Ortlepp, "Experimentally verified design guidelines for minimizing the gray zone width of Josephson comparators," *Supercond. Sci. Technol.*, vol. 23, no. 055005, p. 8pp, 2010.
- [97] B. Ebert and T. Ortlepp, "Optimization of Josephson junction comparators in terms of speed and accuracy," *IEEE Trans. Appl. Superconductivity*, vol. 21, no. 3, pp. 687–692, 2011.
- [98] S. Anders, M. G. Blamire, F.-I. Buchholz, D. G. Crété, R. Cristiano, P. Febvre, L. Fritzsch, A. Herr, E. Il'ichev, J. Kohlmann, J. Kunert, H.-G. Meyer, J. Niemeyer, T. Ortlepp, H. Rogalla, T. Schurig, M. Siegel, R. Stolz, E. Tarte, H. J. M.-ter Brake, H. Toepfer, J.-C. Villegier, A. M. Zagoskin, and A. B. Zorin, "European roadmap on superconductive electronics – status and perspectives," *Physica C*, vol. 470, pp. 2079–2126, 2010.
- [99] S. Yorozu, Y. Kameda, H. Terai, A. Fujimaki, T. Yamada, and S. Tahara, "A single flux quantum standard logic cell library," *Physica C: Superconductivity*, vol. 378-381, no. Part 2, pp. 1471–1474, 2002.
- [100] J.-C. Villegier, S. Bouat, P. Cavalier, R. Setzu, R. Espiau de Lamaestre, C. Jorel, P. Odier, B. Guillet, L. Mechin, M. P. Chauvat, and P. Ruterana, "Epitaxial growth of sputtered ultra-thin NbN layers and junctions on sapphire," *IEEE Trans. Appl. Superconductivity*, vol. 19, pp. 3375–3378, June 2009.
- [101] M. Maezawa, M. Aoyagi, H. Nakagawa, I. Kurosawa, and S. Takada, "Specific capacitance of Nb/AlO x /Nb Josephson junctions with critical current densities in the range of 0.1–18 kA/cm²," Applied Physics Letters, vol. 66, no. 16, April 1995.
- [102] S. K. Tolpygo, V. Bolkhovsky, T. J. Weir, W. D. Oliver, and M. A. Gouker, "Fabrication process and properties of fully-planarized deep-submicron Nb/Al-AlO_x/Nb Josephson junctions for VLSI circuits," *IEEE Trans. Appl. Superconductivity*, vol. 25, no. 3, June 2015.
- [103] T. Haddad, O. Wetzstein, S. Engert, H. Toepfer, and T. Ortlepp, "Investigation of the relationship between the gray zone and the clock frequency of a Josephson comparator," *Supercond. Sci. Technol.*, vol. 24, no. 095010, p. 6pp, 2011.
- [104] H. Nyquist, "Thermal agitation of electric charge in conductors," *Physical Review*, vol. 32, pp. 110–3, 1928.

- [105] H. Toepfer, T. V. Filippov, and F. H. Uhlmann, "Transient noise simulations of RSFQ cells," *Applied Superconductivity*, vol. 6, no. 2, pp. 629–32, 1998.
- [106] V. K. Semenov, T. V. Filippov, Y. A. Polyakov, and K. K. Likharev, "SFQ balanced comparators at a finite sampling rate," *IEEE Trans. Appl. Superconductivity*, vol. 7, no. 2, pp. 3617–3621, June 1997.
- [107] V. K. Kaplunenko, "Fluxon interaction in an overdamped josephson transmission line," Applied Physics Letters, vol. 24, pp. 3365–3367, 1995.
- [108] B. Oelze, B. Ruck, E. Sodtke, T. Filippov, A. Kidiyarova-Shevchenko, M. Kupriyanov, and W. Prusseit, "Investigation of the signal resolution of a high-T_cbalanced comparator," *IEEE Trans. Appl. Superconductivity*, vol. 7, no. 2, pp. 3450–3453, June 1997.
- [109] B. Ruck, Y. Chong, R. Dittmann, A. Engelhardt, B. Oelze, E. Sodtke, M. Siegel, W. E. Booij, and M. G. Blamire, "Measurement of the error rate of single flux quantum circuits with high temperature superconductors," *IEEE Trans. Appl. Superconductivity*, vol. 9, no. 2, pp. 3850–3853, June 1999.
- [110] J. B. Johnson, "Thermal agitation of electric charge in conductors," *Physical Review*, vol. 32, pp. 97–109, 1928.
- [111] T. J. Walls, T. V. Filippov, and K. K. Likharev, "Quantum fluctuations in Josephson junction comparators," *Physical Review Letters*, vol. 89, no. 217004, November 2002.
- [112] T. Ortlepp, S. Miyajima, H. Toepfer, and A. Fujimaki, "Josephson comparator with modified dynamic behaviour for improved sensitivity," *Journal of Applied Physics*, vol. 111, no. 123901, June 2012.
- [113] T. Haddad, S. Engert, O. Brandel, J. Kunert, R. Stolz, H. Toepfer, and T. Ortlepp, "Experimental analysis of the bias dependent sensitivity of a Josephson comparator," *IEEE Trans. Appl. Superconductivity*, vol. 25, no. 3, June 2015.
- [114] T. Ortlepp, O. Wetzstein, S. Engert, J. Kunert, and H. Toepfer, "Reduced power consumption in superconducting electronics," *IEEE Trans. Appl. Superconductivity*, vol. 21, no. 3, June 2011.
- [115] T. Ortlepp, M. H. Volkmann, and Y. Yamanashi, "Memory effect in balanced Josephson comparators," *Physica C*, vol. 500, pp. 20–24, 2014.

- [116] T. Ortlepp and F. H. Uhlmann, "Technology related timing jitter in superconducting electronics," *IEEE Trans. Appl. Superconductivity*, vol. 5, no. 2, pp. 534–537, June 2007.
- [117] T. Harnisch, F. H. Uhlmann, H. Toepfer, D. F. Moore, A. J. Pauza, and K. Lamacraft, "Modeling of an adc based on high-Tc QOJS comparators," *IEEE Trans. Appl. Superconductivity*, vol. 5, pp. 2628–2631, June 1995.
- [118] H. Ko, "A flash Josephson A/D converter constructed with One-Junction SQUIDS," *IEEE Trans. on Magnetics*, vol. 25, no. 2, pp. 826–829, March 1989.
- [119] A. Bozbey, S. Miyajima, T. Ortlepp, and A. Fujimaki, "Design and circuit analysis of Quasi-One Junction SQUID comparators for low temperature detector array read-out," *Springer Science+Business Media*, *LLC 2010*, no. DOI 10.1007/s10948-010-0865-y, p. 5pp, September 2010.
- [120] S. Miyajima, T. Ortlepp, H. Toepfer, A. Bozbey, and A. Fujimaki, "Experimental demonstration und numerical analysis of microampere grey zone width with enhanced operating margin in shunted quasi-one junction superconducting quantum interference device comparators," *Journal of Applied Physics*, vol. 52, no. 033101, February 2013.
- [121] T. Ortlepp, M. Hofherr, L. Fritzsch, S. Engert, K. Ilin, D. Rall, H. Toepfer, and M. Meyer, H.-G.and Siegel, "Demonstration of digital readout circuit for superconducting nanowire single photon detector," *Optics Express*, vol. 19, no. 20, September 2011.
- [122] T. Ortlepp, Dynamische Analyse stochastischer Einflüsse in der supraleitenden Einzelflussquantenelektronik. Dissertation, TU-Ilmenau, 2003.
- [123] A. V. Oppenheim, R. W. Schafer, and T. Kleiber, *Discrete-Time Signal Processing*. Prentice-Hall Inc., New Jersey, 1999.
- [124] T. Ishigohka, A. Ninomiya, T. Okada, T. Nitta, T. Shintani, I. Muta, and E. Mukai, "An experimental study on a superconducting generator with dual machine shield system," *IEEE Trans. Magnetics*, vol. 24, no. 2, pp. 1481–1484, March 1988.
- [125] T. Haddad, A. Scherer, and T. Ortlepp, "A superconductor flash analog to digital converter," 54. Internationales Wissenschaftliches Kolloquium IWK, September 2009.

- [126] P. Bradley and H. Dang, "Design and testing of quasi-one junction SQUID-based comparators at low and high speed for superconductor flash A/D converters," *IEEE Trans. Appl. Superconductivity*, vol. 1, pp. 134–139, September 1991.
- [127] T. Stoyadinova, I. Buzov, K. Filipova, V. Mladenov, and T. Ortlepp, "Development of VHDL-models for transient simulation of komplex asynchronous RSFQ circuits," 54. Internationales Wissenschaftliches Kolloquium IWK, September 2009.
- [128] S. B. Kaplan, S. V. Rylov, and P. D. Bradley, "Real-time digital error correction for flash analog-to-digital converter," *IEEE Trans. Appl. Superconductivity*, vol. 7, no. 2, pp. 2822–2825, 1997.
- [129] G. Haeberle, H. Haeberle, and T. Kleiber, Fachkunde Radio-, Fernseh-, und Funkelektronik. 3. Verlag Europa Lehrmittel, Haan-Gruiten, 1996.
- [130] S. Wünsch, Supraleitende koplanare Mikrowellenfilter für radioastronomische Empfänger bei 15 K. Dissertation, Universität Karlsruhe (TH), 2005.

Thesen zur Dissertation

Titel: Entwurfsregeln für Supraleitende Analog-Digital-Wandler

- 1. Die supraleitende Elektronik ist vielversprechend für Spezialanwendungen.
- 2. Da die supraleitende Elektronik eine niedrige Schaltenergie mit einer hohen Schaltgeschwindigkeit kombiniert, besitzt sie ein hohes Potential für energieeffiziente Elektronik und Signalverarbeitung.
- 3. Supraleitende Komparatoren sind die Entscheidungselemente in der supraleitenden Elektronik.
- 4. Der Entscheidungsprozess des supraleitenden Komparators wird nur durch das thermische Rauschen der Widerstände begrenzt.
- 5. Die Grauzone beschreibt die Entscheidungsunsicherheit des Komparators und bestimmt die Empfindlichkeit des Josephson-Komparators.
- 6. Das entwickelte Josephson-Komparator-Modell zeigt eine sehr gute Übereinstimmung zwischen Simulation und Experiment.
- 7. Die Modellbestätigung erlaubt eine sehr hohe Vorhersagemöglichkeit und damit können Entwurfsregeln abgeleitet werden.
- 8. Ein supraleitender $\Sigma \Delta$ AD-Wandler basierend auf dem Josephson-Komparator wurde konstruiert und anlaysiert. Im Ergebnis werden Entwurfsregeln abgeleitet.
- 9. Mit der $1\,\rm kA/cm^2$ IPHT-Technologie sind Taktfrequenzen von 15 GHz bei einer Grauzone von $8\,\mu\rm A$ möglich.
- Mit einem QOJS-Komparator können Flash AD-Wandler mit 20 GHz Taktfrequenz und 1 GHz Bandbreite konstruiert werden, welche maximal 11 effektiven Bits erreicht.

Erklärung

Ich versichere, dass ich die vorliegende Arbeit ohne unzulässige Hilfe Dritter und ohne Benutzung anderer als der angegebenen Hilfsmittel angefertigt habe. Die aus anderen Quellen direkt oder indirekt übernommenen Daten und Konzepte sind unter Angabe der Quelle gekennzeichnet.

Weitere Personen waren an der inhaltlich-materiellen Erstellung der vorliegenden Arbeit nicht beteiligt. Insbesondere habe ich hierfür nicht die entgeltliche Hilfe von Vermittlungsbzw. Beratungsdiensten (Promotionsberater oder anderer Personen) in Anspruch genommen. Niemand hat von mir unmittelbar oder mittelbar geldwerte Leistungen für Arbeiten erhalten, die im Zusammenhang mit dem Inhalte der vorgelegten Dissertation stehen.

Die Arbeit wurde bisher weder im In- noch Ausland in gleicher oder ähnlicher Form einer Prüfungsbehörde vorgelegt.

Ich bin darauf hingewiesen worden, dass die Unrichtigkeit der vorstehenden Erklärung als Täuschungsversuch bewertet wird und gemäß §7 Abs. 10 der Promotionsordnung den Abbruch des Promotionsverfahrens zu Folge hat.

Ilmenau, 05. Dezember 2014

Taghrid Haddad